高速測試丨電容配得好，紋波自然小！

edadoc

作者：黃剛（一博科技 高速先生自媒體團(tuán)隊(duì)成員）
弱弱的問下大家，如果一個(gè)板子沒有經(jīng)過仿真只憑借設(shè)計(jì)工程師的經(jīng)驗(yàn)完成了設(shè)計(jì)，板子加工貼片后測試發(fā)現(xiàn)電源紋波超過了要求，你們下一步會做什么？只有再重新設(shè)計(jì)然后投板回來再測試看看這一條路嗎？

7 h# W  w% M) F3 N% N- W% T
文章的一開始肯定是循例說一些理論知識（干貨），既然本文的內(nèi)容是講電源紋波噪聲的，我們在SI領(lǐng)域上就必定會提到一個(gè)專業(yè)名詞，那就是下面這個(gè)詞了。
1 C, ?6 b1 G& h, e& LPDN，power delivery network，江湖人稱電源分配網(wǎng)絡(luò)，從字面的意思來理解，實(shí)際上它是一個(gè)泛指，指的是PCB或者系統(tǒng)上的電源網(wǎng)絡(luò)。而在我們SI領(lǐng)域中賦予了新的含義，它指的是我們仿真概念中的PDN阻抗，也就是電源網(wǎng)絡(luò)的頻域阻抗。下圖是高速先生在多個(gè)場合都反復(fù)用過的一張圖了。
$ n0 g/ W' \! U
我們知道，從電源芯片到負(fù)載芯片，其實(shí)電源網(wǎng)絡(luò)會經(jīng)過幾個(gè)典型的地方。首先是從電源芯片出發(fā)，會經(jīng)過電源芯片的封裝，然后電源網(wǎng)絡(luò)進(jìn)入到PCB板上，PCB板上我們都會放置大大小小的電容，然后去到我們負(fù)載芯片的pin。對！只是pin，并不是真正的負(fù)載位置，因?yàn)樾酒�是要進(jìn)行封裝的，從pin到die還要經(jīng)過芯片的封裝，封裝會有電感的產(chǎn)生，電源網(wǎng)絡(luò)只有經(jīng)歷了這重重的考驗(yàn)才能順利達(dá)到真正的負(fù)載接收端。所以電源網(wǎng)絡(luò)在整段路徑都需要特定的電容才能進(jìn)行濾波，例如在電源輸出端需要bulk電容，PCB上需要小點(diǎn)的電容，在芯片封裝里面嚴(yán)格來說還需要更小的電容，終于通過die內(nèi)的強(qiáng)力電容完成任務(wù)。值得一提的是，不同區(qū)域的電容其實(shí)它們只能去管到屬于自己的那個(gè)頻段而已哈！上面的關(guān)于PDN阻抗的原理，雖然高速先生已經(jīng)多次提起了，但是只要能再讓粉絲們熟記的話，我們是愿意重復(fù)再重復(fù)的哈。
! P- I. L" v4 I7 V; [
4 E" S. b/ ?6 ?7 t* O關(guān)于PDN阻抗或者電源噪聲的介紹，大家可以去關(guān)注高速先生最新的視頻，這里會有更詳盡而且生動的講解！
/ h6 ~  N) I9 C0 q
# E! K* Q/ F7 M; ?8 chttps://bbs.elecfans.com/forum.php?mod=post&action=newthread&special=7
6 E- y/ M; J$ |好，上面快速的講完原理之后，我們正式進(jìn)入了這個(gè)案例。我們SI工程師和硬件測試工程師對于電源噪聲的理解其實(shí)是有不同的側(cè)重點(diǎn)的。我們更多喜歡在頻域的角度去分析，例如上面所說的PDN阻抗，而硬件測試工程師則喜歡時(shí)域的仿真，也就是我們所說的紋波，一般用示波器進(jìn)行測量。這個(gè)差異是由很多因素決定的，這里不再展開了。
4 v, }/ L  C$ s7 Z& |6 F$ Z

回到我們一開頭的問題，我們就有這么一塊已經(jīng)做出來的板子，硬件工程師測試FPGA上0.85V的電源發(fā)現(xiàn)遠(yuǎn)遠(yuǎn)超過了5%的紋波要求，然后向我們求助。
我們拿到了客戶設(shè)計(jì)的板子去看該電源網(wǎng)絡(luò)的情況，會發(fā)現(xiàn)bulk電容和一些大電容都擺放得有點(diǎn)遠(yuǎn)，從設(shè)計(jì)上看其實(shí)是沒有做到很完善的。從客戶處了解到，這個(gè)項(xiàng)目客戶并沒有找我們進(jìn)行仿真，只是靠FPGA芯片的設(shè)計(jì)指導(dǎo)進(jìn)行布局布線和濾波電容的放置。

大家知道，當(dāng)一個(gè)PCB設(shè)計(jì)已經(jīng)完成并且做出來之后，其實(shí)里面的很多東西就已經(jīng)是固定了。例如電源芯片和FPGA芯片的布局、布線、電源反饋點(diǎn)的位置等等，因此肯定做不到把位置遠(yuǎn)的電容把它們在做好的板子上去拉近一點(diǎn)這個(gè)操作了，同樣也不可能把電源平面再加寬一點(diǎn)或者把電源銅厚再加厚，也不可能把電源反饋點(diǎn)的位置進(jìn)行變化了。
  K) O# d3 N+ X# o; {' ^  H1 [
恩，在大多數(shù)的眼中，看起來只能重新進(jìn)行設(shè)計(jì)再去制板了。然而高速先生還想再糾結(jié)一把，想看看能不能在原有的板子去改動點(diǎn)什么能減小點(diǎn)噪聲�？粗�看著，高速先生突然關(guān)注到了一個(gè)點(diǎn)，那就是電容的配置。
' u& y5 P& d4 S7 f2 r* t

我們看到原來該電源網(wǎng)絡(luò)的電容配置是這樣的：
看起來是還可以，從大電容到小電容都是有的，種類也算比較齊全。但是高速先生還想看看它能不能經(jīng)受我們仿真的考驗(yàn)。我們通過客戶提供的最大電流進(jìn)行PDN阻抗的仿真，驚訝的發(fā)現(xiàn)，在需要看到的10MHz前的頻域內(nèi)，現(xiàn)在板子的PDN阻抗在5到6MHz是有明顯的超標(biāo)，PDN阻抗居然是不滿足要求的。
5 p) R$ I3 T- c! k* X9 x/ V
這樣高速先生就有底氣告訴客戶，我們有希望從電容的配置著手，通過改變電容大小和種類的方法來實(shí)現(xiàn)在當(dāng)前的板子上減小噪聲！
, u" ]3 x7 }! t4 }
/ b3 H1 ]2 h' I/ j# M2 g在原有電容位置不能挪動的情況下，我們經(jīng)過多次迭代仿真，把某些電容的值進(jìn)行了調(diào)整，最終給出的BOM表改成了如下的樣子。
2 N2 e, e* D. i
- q6 x1 [5 i1 m: N這個(gè)時(shí)候我們優(yōu)化后的PDN阻抗曲線就基本滿足目標(biāo)阻抗了。

最后我們拿著這個(gè)優(yōu)化后的仿真結(jié)果去慫恿，哦不是，是鼓勵客戶在原有的板子上更換新BOM表的電容配置，然后加載程序后再次進(jìn)行測試！
6 n* z0 |5 m: @# G" N  ]; d( l
- ~' H% v( ]4 D  B客戶于是滿懷忐忑的心情按照高速先生的建議去做了，結(jié)果卻讓他們有了驚喜，紋波測試結(jié)果有了明顯的改善，從之前的56mV減小到了43mV，紋波基本滿足了5%的波動要求。
  W5 g: e% j" \0 r: p* j1 p2 r# M
簡單總結(jié)下本文章的核心內(nèi)容哈，那就是在電容的位置不能改變，布局布線也不能變化的情況下，最重要的是在無需重新設(shè)計(jì)和投板的前提下，我們僅僅通過PDN阻抗仿真優(yōu)化來調(diào)整電容的配置來達(dá)到減小噪聲、滿足紋波測試標(biāo)準(zhǔn)的目標(biāo)，為客戶節(jié)省了大量的成本和研發(fā)時(shí)間。
) Y: w5 _* ^$ G' ^( m  g


  T- _' e6 p/ a5 {( n: O" n
5 n1 o$ p0 W/ ^7 k; N; O, n


3 u% @( k" G: U" U3 V2 W9 T: [




: m7 I0 X( x5 g- k% O! c: g) t

* e2 ~+ Z) y0 W0 O7 B$ w, z

" H- s+ D# o. W9 t' O" S
: h$ K3 D: C- u
* ~/ }6 \( U8 f& k

+ q$ [: F$ g; |



7 T5 Y7 q- U% E" l# c



1 N7 K$ I% \# Z1 W

# @5 r* ]& j) w" n& T5 ]- G