磁珠使用不當可能會使電源紋波變大

edadoc

作者：黃剛（一博科技自媒體高速先生原創(chuàng)文）
0 N2 C; ]% _- W" i3 m! h
PCB設計會存在各種大大小小的誤區(qū)，有的誤區(qū)很容易用簡單的理論進行解釋，有的卻顯得神秘而難懂。高速先生最近和粉絲們的互動中驚訝的發(fā)現，磁珠對電源紋波可能會存在反面影響這個誤區(qū)原來一直都是謎一樣的存在…

% `- s/ s) Z" f
% }' j, M; K; o, B
$ k6 Z: @$ c* `2 I% r/ Y+ K/ ?高速先生曾經問過很多硬件的朋友們，為什么在轉換電源時要加磁珠，基本上我們得到的答案都是兩個字：隔離！的確，從硬件原理來說，磁珠放在電源轉換的前后級，的確能限制快速切換的電流帶來的紋波從前級擴散到后級，從而把紋波局限在某個范圍，不會擴散到該電源的全部區(qū)域，然而真正實踐起來的時候，結果可能會讓你大跌眼鏡。
3 i+ b) u) o: Z! y! Q: y$ g


; F2 P8 Y* I' `0 H$ r4 o這個高速先生接觸過的一個有意思的案例，客戶找到我們來做debug。既然是做debug，顧名思義就是板子的調試出了問題，然后想讓高速先生幫忙找到原因咯。

6 O: \/ [! z" y1 t$ p6 t

  d- A& I5 X5 R3 w# f2 }. @0 e客戶的PCIE信號總會偶爾存在通信失敗的問題，客戶定位到是PCIE電源的紋波過大的原因造成的�？蛻粢蔡峁┝怂麄儗﹄娫吹�測試波形，如下所示，峰峰值達到160mV。
- E( C' V2 @5 R& u. q
6 @5 j7 }0 l$ z" M; L+ G
1 B) g/ e' V! g& m5 @  ~
然后我們打開客戶的原理圖和PCB設計，發(fā)現是一個從1.8V主電源通過磁珠轉換得到的PCIE電源。1.8V是通過DC-DC電源芯片從高電壓轉換而來的，我們看到前段的濾波設計是做得不錯的，在電源輸出端放上了大電容（uF級），符合我們常規(guī)的設計。


1 t, J3 S2 ?( K% F- B% I
7 S4 r* y- y# x那么問題到底出在哪里呢？為什么轉換后的電源紋波會變得那么大？我們把測試到的紋波轉換到頻域來看，發(fā)現大多數紋波的頻率分量都在450kHz，這個數值讓高速先生想起了DC-DC電源的開關頻率也在這個范圍。果然，一查下該電源芯片的datasheet，發(fā)現和電源芯片的開關頻率是很接近的，因此高速先生懷疑是開關噪聲通過鏈路帶給了這個轉換后的電源。然后我們對該電源鏈路進行一個頻域的仿真，從仿真結果可以看到，經過該磁珠之后，該電源在450kHz附近出現了明顯的反諧振點。
1 ~/ m" R! Q! W

8 r+ v) W" L% E! d8 {( C
從頻域仿真的結果表明，使用該磁珠和后面的電容配合進行濾波和隔離后，由于本身磁珠和電容的效應，的確是能濾掉高頻的紋波分量，但是卻會在kHz的頻段出現反諧振點，如果剛好電源的開關頻率產生了這個頻段的噪聲，實際上噪聲會一直傳遞到電源的接收端，不能被濾掉之類，還會把噪聲的幅度提高。
$ t3 X) f9 N  A8 r3 d5 N! e
$ J$ A" |& ^8 E
, L. ]" B/ T: L1 l
關于電源濾波這個原理，在文章這里就不展開了，大家可以去觀看高速先生隊長親自拍攝的視頻，獲得更多的知識點哈。

; b& W% m& W% v2 f( f# K* ^3 mhttps://www.bilibili.com/video/BV1p54y1U7Cc
: p1 w6 R2 D+ U# y9 x1 ^+ n6 r
5 P5 a! X' M- O. z, a# B那我們繼續(xù)往下講哈，大家都知道高速先生的風格，喜歡把一個案例講到極致。還是那句話，很多硬件工程師都不太喜歡用頻域去看問題，那我們更形象的對該紋波進行時域的仿真。我們假定在電源芯片的輸出端產生了450kHz的噪聲，峰峰值50mV，如下所示：
/ I0 ~7 y: x/ O6 \" ?0 I+ ~

2 Q! ?& u( ~! N# @% e. R
那么大家能猜想到接收端的電源會產生多大的紋波嗎？
: t4 |# z" P. k2 t


- w# O, |- P0 @2 z9 O3 s會比噪聲小一丟丟？會基本上濾掉？還是。。。對！不僅不會濾掉，還會增大�。�！
5 _6 N$ |6 ~! w; h  k5 T3 E  {' z


是的，就是這個效果。

6 H) f% x! c4 h+ q
那么可能還有很多朋友還會問兩個問題，一是為什么會這樣呢？二是要如何解決呢？要是講到這里就停下，我猜很多粉絲會有意見，那么高速先生就繼續(xù)往下講哈。
4 \. f1 P( I- F# g
+ q% c- L/ ~5 j

% O% l# X" N, I# p. E原因的話，我們知道，磁珠其實和電感是類似的，在高頻時表現為高阻抗的物體，因此電感和電容會在某個頻點發(fā)生反諧振，這是跟電容和電感的具體容值感值是有關系的，本文的例子中，我們在磁珠后面添加的是比較小的電容，因此配合到這一款磁珠的屬性，剛好會在幾百kHz處產生了諧振點，更不巧的是，剛好電源的開關噪聲在這個頻段，因此就產生了本文的這個案例了。
, n$ }0 A8 `( ]8 e
% l' N9 K% o1 t* u) V5 K, z
% N8 `8 a1 U' o( W2 h2 O; e
最后再說一下本案例的解決方法哈，我們知道了產生的原因之后，就把其中一個電容換成更大的10uF的電容。

9 B) a+ J& d3 m, Y

; |- k& u, H8 f從仿真結果來看就能有很明顯的優(yōu)化，完全消除了這個反諧振點。
6 Z# S- \3 x, I% b2 E
* ]' j" P0 `) }8 V5 m- D" @) T

當然也成功幫助客戶解決了問題，PCIE的通信就不再出問題了，這時候再讓客戶測試下噪聲的話，也變得比較小了。
  P5 K  T* W5 c+ X





$ ^; A; S! _7 c5 K8 y! j9 i

1 p2 i4 I2 }, y* B1 Q

' N0 l2 b) u5 _& d1 e: v1 ?



: Y# B" T$ `& b3 o/ g8 ]( B9 B
$ E1 a& R( F- U7 Z  N4 C# @
0 g$ K) }# A9 F' z2 y' @



9 ^5 }- z, c, R, g' F+ d
/ ^7 D' F4 z8 K# E
* C8 s# z( i% D" M, w! |% K/ ]
$ V3 B; @5 ~3 {" L0 g/ v

4 h) V9 i, x, j5 O6 O+ q, O
* m" d( D' E: C1 P* v' j1 W# |
9 ^. G6 P) K' @
3 ]/ q; ?: e' s! h* i5 Y. S/ C; V

9 j" W: f+ @0 V! Y0 E

1 I  y# L  P: T( z: K2 p$ O