電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 1245|回復(fù): 0
收起左側(cè)

基于Vivado的程序下載

[復(fù)制鏈接]

678

主題

902

帖子

8293

積分

高級(jí)會(huì)員

Rank: 5Rank: 5

積分
8293
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2020-6-30 11:18:50 | 只看該作者 回帖獎(jiǎng)勵(lì) |正序?yàn)g覽 |閱讀模式
Vivado下bit文件下載步驟" c9 d' z; h( |  h+ ?% y1 m/ t5 R  U
將電源、下載器與板卡連接,打開Vivado工程,參考《基于TcL腳本生成Vivado工程及編譯》文檔編譯工程,生成對(duì)應(yīng)的bit文件。
打開板卡電源開關(guān),找到右下角的”O(jiān)pen Hardware Manager”展開,右擊”O(jiān)pen Target”彈出一個(gè)小窗口,右擊”Auto Connect”選項(xiàng)。

- c0 x2 y& s% P& p2 \% Z( K- \4 @* m
等待Vivado識(shí)別對(duì)應(yīng)的板卡。

# z4 @! |1 `$ Q/ Y. U( r
右擊xc7z020_1彈出一個(gè)窗口,再點(diǎn)擊”Program Device…”。
9 F% B3 ^% H! u% Y
在彈出窗口”Bitstream file”欄選擇編譯生成的bit文件(工程編譯完成后自動(dòng)選擇對(duì)應(yīng)的bit文件),右擊Program開始燒寫bit文件。
$ `  y- K8 |, A2 @: Y9 S. Q
等待燒寫完成。

& x2 x4 d3 L9 {& M
使能PS-PL Voltage Level Shifter寄存器0 A* b; T2 d& Z1 X; X# }
若例程中使用PS端FCLK作為PL端系統(tǒng)時(shí)鐘信號(hào),PS端與PL端在上電過后需要通過使能PS-PL電壓電平轉(zhuǎn)換寄存器,才能使用FCLK。Xilinx官方文檔ug585中”2.4 PS–PL Voltage Level Shifter Enables”章節(jié)有詳細(xì)說明。修改方法參考以下步驟操作。

) K7 d- \9 E0 j9 ~, e+ e9 }8 B
Linux系統(tǒng)通過串口調(diào)試終端修改
. a% Z3 N& Q4 ~$ V1 `  E& V
開發(fā)板上電,SD啟動(dòng)后,先加載bit文件配置好PL端,然后在PS串口調(diào)試終端輸入下面命令使能PS-PL電壓電平轉(zhuǎn)換寄存器。
Target# devmem 0xf8000900 w 0xf
/ N/ B# p, ~) `
Xilinx SDK通過下載器修改% f9 y6 A0 A0 A
打開Xilinx SDK,點(diǎn)擊”Run->Run Configuration”,在配置界面勾選”Run ps7_post_config”,確認(rèn)需要加載的bit文件,然后點(diǎn)Run。

. T  E9 R% {4 I9 W
也可以在debug后,通過Memory窗口修改0xf8000900寄存器的值為0xF,使能PS-PL電壓電平轉(zhuǎn)換寄存器。
3 H. R$ k/ H1 C; @+ D+ B
嵌入式DSP、ARM、FPGA多核技術(shù)開發(fā),學(xué)習(xí)資料下載:http://site.tronlong.com/pfdownload

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表