扇出型晶圓級(jí)封裝：實(shí)現(xiàn)異構(gòu)集成的關(guān)鍵技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
扇出型晶圓級(jí)封裝（FOWLP）是近年來備受關(guān)注的先進(jìn)封裝技術(shù)，能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。本文將概述FOWLP技術(shù)、關(guān)鍵工藝步驟、優(yōu)勢(shì)、挑戰(zhàn)和新興趨勢(shì)[1]。
7 V9 N1 Z& i% _3 h
9 R4 G# {7 x) r5 H& AFOWLP簡(jiǎn)介
1 E$ D& V6 C2 K0 v8 d7 {/ R$ wFOWLP在傳統(tǒng)晶圓級(jí)芯片尺寸封裝（WLCSP）的基礎(chǔ)上，允許重布線層（RDL）延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個(gè)主要優(yōu)勢(shì)：

提高I/O密度和布線靈活性

改善熱性能和電氣性能

能夠集成多個(gè)芯片和無源元件

減小封裝厚度
[/ol]
1 s& d" j) g/ z: u圖1展示了FOWLP封裝的基本結(jié)構(gòu)。

8 j/ q* s1 a6 B! B! G) h! l. a$ B# W
圖1：扇出型晶圓級(jí)封裝的基本結(jié)構(gòu)示意圖，顯示RDL延伸至芯片邊緣之外。
' D/ X! j3 j4 b2 H" m( R* |' f

關(guān)鍵工藝步驟
. ^0 Z8 Z( ~* W, u! hFOWLP的主要工藝步驟包括：

晶圓切割：將制造好的晶圓切割成單個(gè)已知良好芯片（KGD）。

芯片放置：將KGD以特定間距拾取并放置在臨時(shí)載體晶圓上，以實(shí)現(xiàn)扇出。

模塑：注入環(huán)氧模塑料（emc）填充芯片之間的空隙，形成重構(gòu)晶圓。

載體移除：去除臨時(shí)載體，露出芯片的有源面。

RDL形成：沉積和圖案化多層介電質(zhì)和金屬，形成RDL。

球焊：放置焊球以實(shí)現(xiàn)二級(jí)互連。

切割：將重構(gòu)晶圓切割成單個(gè)封裝。
[/ol]
圖2說明了這些關(guān)鍵工藝步驟。
; Y6 w, x) Y) |* Q8 E
8 b; I" D! g& w0 }# Y8 |
' L$ T+ e: i5 @6 u圖2：芯片優(yōu)先、芯片面朝下FOWLP工藝流程，展示從晶圓切割到最終封裝切割的關(guān)鍵步驟。

芯片優(yōu)先與芯片后置方法
FOWLP有兩種主要方法：

1. 芯片優(yōu)先：在形成RDL之前將芯片嵌入模塑料中。可進(jìn)一步分為：
6 }' ]+ W" D- ^2 \; O

芯片面朝下

芯片面朝上
5 ^) [& M) i3 V% W
$ }1 T7 I. \7 ]# a& l2. 芯片后置（RDL優(yōu)先）：在芯片附著之前在載體上形成RDL。

每種方法都有各自的優(yōu)勢(shì)和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應(yīng)用，而芯片后置方法更適合非常高密度的RDL。
/ l1 ^$ _9 K; V3 p2 W7 H1 o2 W0 s
  c3 k( f+ ]1 b3 {% O6 rRDL形成
' o9 Q  G6 _0 e- c, ?/ wRDL是FOWLP的關(guān)鍵元素，提供扇出互連。RDL形成的主要考慮因素包括：

介電材料選擇（如聚酰亞胺、ABF）

金屬沉積和圖案化技術(shù)

通孔形成

線寬/間距能力
0 x; ]2 q! `9 ^2 M, `! T1 h6 h
1 f- p5 O4 [& W* i  d: u圖3顯示了典型多層RDL結(jié)構(gòu)的橫截面。


9 i# G4 g! ]! E9 Q圖3：FOWLP中多層RDL結(jié)構(gòu)的橫截面SEM圖像，可見銅跡線和通孔。
" m. Y& x! J: f
$ W$ k- j2 P2 _& g* D4 X; N板級(jí)封裝
為提高制造效率，正在向更大尺寸的板級(jí)扇出封裝發(fā)展。這允許同時(shí)生產(chǎn)更多封裝。
8 {2 a: p# l. {+ X
圖4顯示了用于扇出封裝的大型板的示例。
- m' \# L/ F3 F- e9 I/ b

5 c* u6 d. \! h& i圖4：用作板級(jí)扇出封裝臨時(shí)載體的大型玻璃板（515mm x 510mm），可提高生產(chǎn)效率。

異構(gòu)集成
( X& N" S3 {4 C: ]# j, ?. `' vFOWLP的一個(gè)主要優(yōu)勢(shì)是能夠?qū)⒍鄠�(gè)芯片和組件集成到單個(gè)封裝中。這種異構(gòu)集成能力實(shí)現(xiàn)了：
/ I6 R$ z: d" j! N) r- ^8 a

尺寸縮小

性能提升

成本優(yōu)化

定制解決方案

圖5說明了使用FOWLP進(jìn)行異構(gòu)集成的示例。

" p# p1 D% n. _* y% L, t
& q. Q9 s9 Q8 z: d圖5：在扇出基板上集成多個(gè)芯片的異構(gòu)集成，展示了在單個(gè)封裝中組合不同組件的能力。
+ Z/ k/ G; |3 i: }+ `: r
混合基板
) O5 s7 q7 X: T) z0 u% K對(duì)于非常高密度的應(yīng)用，正在開發(fā)將有機(jī)中間層與建立基板相結(jié)合的混合基板。這種方法提供：

超細(xì)線/間距RDL

改善電氣性能

芯片I/O間距與PCB間距之間的橋接

2 `; D0 [9 @9 X+ K& u圖6顯示了混合基板的結(jié)構(gòu)。


7 U* k* E. c! {4 |圖6：混合基板結(jié)構(gòu)，結(jié)合了具有細(xì)間距RDL的有機(jī)中間層和建立封裝基板，用于高密度異構(gòu)集成。
7 _9 d5 A5 n7 m  R* u
主要挑戰(zhàn)
' d4 V" @$ C6 r, d  f& k0 [5 W$ lFOWLP技術(shù)面臨的一些主要挑戰(zhàn)包括：
& k9 T2 k# r: a1. 翹曲控制：材料之間的CTE不匹配可能導(dǎo)致翹曲問題。
9 B3 O& C) w0 R2 Q. N, x+ Z! h2. 細(xì)間距RDL形成：實(shí)現(xiàn)超細(xì)線/間距具有挑戰(zhàn)性，特別是在大尺寸板上。
3. 已知良好芯片（KGD）的可用性：獲得KGD對(duì)維持良率非常重要。
, h: M/ I8 c& V4 @% _! }4. 熱管理：對(duì)于高功率應(yīng)用，散熱可能成為問題。
5. 可靠性：確保在各種使用條件下的長(zhǎng)期可靠性。
6 n& `; ^$ w3 i, }' K6 h+ q4 N0 ?7 Q
可靠性測(cè)試
對(duì)FOWLP封裝進(jìn)行嚴(yán)格的可靠性測(cè)試必不可少。常見的測(cè)試包括：

熱循環(huán)：評(píng)估焊點(diǎn)可靠性

跌落測(cè)試：適用于移動(dòng)應(yīng)用

濕敏度：評(píng)估封裝穩(wěn)健性
2 ^' Y* b) g: s0 D/ F
圖7顯示了熱循環(huán)測(cè)試結(jié)果的示例。
& H8 a( u' e5 J4 z, L0 U

# d) R& g+ C' b, O, U* L. O圖7：扇出封裝在熱循環(huán)條件下焊點(diǎn)可靠性的韋伯圖。

仿真和建模
有限元分析（FEA）廣泛用于模擬和優(yōu)化FOWLP設(shè)計(jì)。重點(diǎn)關(guān)注的領(lǐng)域包括：
; t" v% y) z; \# G: D$ D6 A

翹曲預(yù)測(cè)

應(yīng)力分析

熱管理

電氣性能

1 a8 t' O' y2 X2 w. Y8 B0 f) U圖8展示了用于熱-機(jī)械仿真的FEA模型。
8 Y, K2 G4 H6 ]+ w

圖8：用于熱-機(jī)械仿真的異構(gòu)集成封裝有限元模型，用于預(yù)測(cè)關(guān)鍵區(qū)域的應(yīng)力和應(yīng)變。
) S6 r. p' e: J, C+ c! w. s
+ ?( Y& v9 F' l/ F: _+ i新興趨勢(shì)
$ V% F6 U+ u* l9 P2 wFOWLP技術(shù)的新興趨勢(shì)包括：
% T8 i+ b' o* P9 v6 D6 t1. 板級(jí)封裝：轉(zhuǎn)向更大尺寸的板以提高效率。
2. Chiplet集成：在封裝中組合多個(gè)較小的芯片或"chiplet"。
3. 2.5D/3D集成：垂直堆疊芯片以增加密度。
4. 嵌入式組件：在封裝內(nèi)集成無源和有源組件。
5. 先進(jìn)材料：開發(fā)新的模塑料、介電質(zhì)和導(dǎo)電材料。

應(yīng)用
FOWLP在廣泛的應(yīng)用領(lǐng)域中得到使用，包括：

移動(dòng)設(shè)備

汽車電子

物聯(lián)網(wǎng)（IoT）設(shè)備

人工智能（AI）加速器

高性能計(jì)算

異構(gòu)集成能力使FOWLP特別適合系統(tǒng)級(jí)封裝（SiP）解決方案。

" P' r) L3 \* a$ f  i/ }. y0 T結(jié)論
) x7 U5 F7 @. h" w0 S% f% Y4 b$ M扇出型晶圓級(jí)封裝已成為實(shí)現(xiàn)異構(gòu)集成和先進(jìn)電子系統(tǒng)的關(guān)鍵技術(shù)。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應(yīng)用。雖然仍面臨挑戰(zhàn)，但材料、工藝和設(shè)計(jì)工具的持續(xù)發(fā)展正在擴(kuò)展FOWLP技術(shù)的能力。

隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實(shí)現(xiàn)更高水平的集成和性能，F(xiàn)OWLP有望在滿足這些需求方面發(fā)揮越來越重要的作用。向板級(jí)封裝的趨勢(shì)和混合基板的開發(fā)正在為超高密度集成開辟新的可能性。
3 E4 s+ a+ p" M5 `1 l
" W2 V' B. u/ ^" a+ s& z3 X研究人員和制造商不斷推動(dòng)FOWLP的可能性邊界，改進(jìn)線/間距能力，增加板尺寸，開發(fā)新的架構(gòu)。隨著技術(shù)的成熟，我們可以期待看到FOWLP在廣泛的應(yīng)用領(lǐng)域中實(shí)現(xiàn)更先進(jìn)的異構(gòu)集成解決方案。

, u6 {) B7 S9 R, O6 n) w
' g7 N- m* c& D- N6 ]7 H參考文獻(xiàn)
[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.

- END -

% D0 P' q! l" i8 U軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
& l$ |# d: ?9 C' p
6 o# f5 f9 {  f8 O" D歡迎轉(zhuǎn)載
& X3 v  P. o2 p) q
" G/ a: R$ S2 m轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！


7 v+ u6 R: `5 N8 n1 X1 ^
9 C' |) U3 v# U8 w0 f2 w

關(guān)注我們
5 e! Z- N5 ]+ Y
' ^% k: G8 R) u3 a" b" V% j

9 ?: p) m; E8 g" G& q

                     


' K3 A6 A  C4 s6 Q. l
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
+ V2 w" o) c- R: A0 P8 N
0 [' E" I4 A: L* ghttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）