以IC原廠的Layout Guide作為布局布線參考是個(gè)不錯(cuò)的開(kāi)始

美男子玩編程

現(xiàn)在有越來(lái)越多的需要處理高精度模擬信號(hào)和高速數(shù)字信號(hào)的混合信號(hào)pcb設(shè)計(jì)，當(dāng)然，隨著萬(wàn)物互聯(lián)的發(fā)展趨勢(shì)，PCB上還要小心處理RF信號(hào)，如果僅僅依靠PCB設(shè)計(jì)操作教程書(shū)籍往往無(wú)法解決實(shí)際的布局布線問(wèn)題。老wu這里引用大牛Eric Bogatin在他所著的《信號(hào)完整性與電源完整性分析》的第一版前言里頭的一段話，“目前有3類分析工具：經(jīng)驗(yàn)法則、解析近似和數(shù)值仿真，它們的準(zhǔn)確度和難度各不相同。每一個(gè)都很有用，適用于不同場(chǎng)合。每個(gè)工程師都應(yīng)該將這些工具留存?zhèn)溆��！袄蟱u覺(jué)得，IC原廠的layout Guide里頭就有很多很重要的經(jīng)驗(yàn)法則，可以少走很多彎路。（當(dāng)然，偶爾也會(huì)遇到原廠的給挖大坑哈  

）



通常來(lái)說(shuō)，數(shù)字信號(hào)的噪聲會(huì)影響模擬信號(hào)，造成電路故障。工程師需要具備模擬和數(shù)字電路的知識(shí)和相關(guān)PCB布局布線的知識(shí)。即使你讀了一本有關(guān)于PCB設(shè)計(jì)秘籍的書(shū)，考慮到如何處理高速模擬/數(shù)字/RF混合信號(hào)PCB設(shè)計(jì)的實(shí)際問(wèn)題時(shí)，往往也會(huì)有所困擾。在這種情況下，半導(dǎo)體廠商發(fā)布的datasheet和Layout Guide可以作為一個(gè)非常不錯(cuò)的快速參考。對(duì)于PCB設(shè)計(jì)者而言，元器件的datasheet通�？捎糜跈z查元件封裝和引腳分布，但它們也包含了對(duì)設(shè)計(jì)有用的信息。如果能獲得IC原廠的PCB參考設(shè)計(jì)的Demo，便可以進(jìn)行快速的設(shè)計(jì)復(fù)用，降低設(shè)計(jì)風(fēng)險(xiǎn)。

一般來(lái)說(shuō)，精密A-D轉(zhuǎn)換器的模擬信號(hào)線具有高阻抗，這些高阻抗輸入端對(duì)引入的電流較為敏感，而決定噪聲容限的是電路板的設(shè)計(jì)。

例如，ADI家的20位A-D轉(zhuǎn)換器AD4020，其Datasheet里的Layout Guide便包括了IC廠商為發(fā)揮其最佳性能而推薦布局布線的例子：



放置AD4020 / AD4021 / AD4022的PCB必須經(jīng)過(guò)精心的設(shè)計(jì)，以使模擬部分和數(shù)字部分在物理上分開(kāi)，如圖67所示，位于器件的相對(duì)兩側(cè)。


AD4020/AD4021/AD4022的引腳布局，模擬信號(hào)在左邊，數(shù)字信號(hào)在右邊，有助于分離模擬和數(shù)字信號(hào)。

除非在AD4020/AD4021/AD4022下面使用地平面作為屏蔽，否則請(qǐng)避免在器件下方走數(shù)字信號(hào)線，因?yàn)樗鼈儠?huì)將噪聲耦合到芯片上�？焖偾袚Q信號(hào)（例如CNV或時(shí)鐘）不得在模擬信號(hào)路徑附近。避免數(shù)字和模擬信號(hào)交叉。

必須至少使用一個(gè)地平面。接地層可以是共用的，也可以在數(shù)字和模擬部分之間分開(kāi)。

所以，搜集各IC原廠公開(kāi)的參考設(shè)計(jì)留存?zhèn)溆靡渤闪死蟱u的一項(xiàng)習(xí)慣，而且我把它們分享到了博客網(wǎng)站中方便大家查找和下載。

感興趣的同學(xué)可以訪問(wèn)老wu博客的【PCB參考設(shè)計(jì)】版塊，內(nèi)容會(huì)持續(xù)進(jìn)行更新和維護(hù)。

https://www.mr-wu.cn/category/pcb-reference-designs/