搞硬件的同事，傳了我一些很好的 LDO基礎(chǔ)知識(shí)

硬件筆記本

8 y- W6 W( t9 e點(diǎn)擊上方名片關(guān)注了解更多

6 R5 ]7 H, F2 S* n1 d, `9 r
8 }5 P$ A* A" {  v+ t2 J本節(jié)分享下LDO的基礎(chǔ)知識(shí)，主要來源于Ti的文檔《LDO基礎(chǔ)知識(shí)》，原文檔下載鏈接如下：https://www.ti.com.cn/cn/lit/eb/zhcy089a/zhcy089a.pdf
3 b) G% N$ v9 |6 o) S4 V內(nèi)容會(huì)回答這些問題：
7 G) v1 d" y+ [3 D2 j; J1、當(dāng)輸入電壓與目標(biāo)輸出電壓壓差不滿足Vdropout，會(huì)發(fā)生什么？
2、決定Vdropout電壓大小的因素是什么？
% }9 ?; _8 f1 |  L# W4 z3、芯片選定后，Vdropout電壓就是固定的嗎？與電壓，電流是否有關(guān)？
4、溫度，直流電壓對(duì)濾波電容有哪些影響？
5、LDO封裝如何選擇？
; x2 b0 L, r" j7 I+ Z8 O6、LDO輸出過流了會(huì)發(fā)生什么？
7、給定芯片的PSRR是固定的嗎？跟哪些因素有關(guān)？
8、LDO輸入輸出之間并聯(lián)的肖特基二極管是干什么用的？
2 V6 Q! ^" x5 d8 ^& m
6 ?0 p" F! c3 Q$ F- v! P壓降
+ _# `4 T# _8 ?0 j' W) n- c低壓降穩(wěn)壓器 (LDO) 是一種用于調(diào)節(jié)較高電壓輸入產(chǎn)生的輸出電壓的簡單方法。在大多數(shù)情況下，低壓降穩(wěn)壓器都易于設(shè)計(jì)和使用。然而，如今的現(xiàn)代應(yīng)用都包括各種各樣的模擬和數(shù)字系統(tǒng)，而有些系統(tǒng)和工作條件將決定哪種LDO最適合相關(guān)電路，因此，現(xiàn)在我們需要關(guān)注這些決定性因素。
0 B  U; Y$ {0 O8 l( x) C# L
什么是壓降
9 l' Z/ H& K! T/ P$ }2 f8 [, o% |壓降電壓VDO，是指為實(shí)現(xiàn)正常穩(wěn)壓，輸入電壓VIN必須高出所需輸出電壓VOUT(nom) 的最小壓差。
請(qǐng)參見公式 1：



2 m/ _, g0 q. {3 q, M# l$ [  A如果 VIN 低于此值，線性穩(wěn)壓器將以壓降狀態(tài)工作，不再調(diào)節(jié)所需的輸出電壓。在這種情況下，輸出電壓 VOUT(dropout)將等于 VIN 減去壓降電壓的值（公式 2）：



( {" E! J7 j! w0 p以調(diào)節(jié)后電壓為 3.3V 的 TPS799 等 LDO 為例：當(dāng)輸出200mA 電流時(shí)，TPS799 的最大壓降電壓指定為 175mV。只要輸入電壓為 3.475V 或更高，就不會(huì)影響調(diào)節(jié)過程。但是，輸入電壓降至 3.375V 將導(dǎo)致 LDO 以壓降狀態(tài)工作并停止調(diào)節(jié)，如圖 1 所示。
4 [3 w. ]) ^/ a0 ]2 s$ j  `
" o/ g1 k1 u) k4 v" _5 ?' y

雖然應(yīng)將輸出電壓調(diào)節(jié)為 3.3V，但TPS799沒有保持穩(wěn)壓所需的余量電壓。因此，輸出電壓將開始跟隨輸入電壓變化。
決定壓降的因素是什么？
壓降主要由 LDO 架構(gòu)決定。為說明原因，讓我們來了解一下 P 溝道金屬氧化物半導(dǎo)體(PMOS) 和 N 溝道 MOS (NMOS) LDO，并對(duì)比其工作情況。
PMOS LDO
6 ~, ?: C  w+ w2 K5 w) {' E% @圖 2 所示為 PMOS LDO 架構(gòu)。為調(diào)節(jié)所需的輸出電壓，反饋回路將控制漏-源極電阻 RDS。隨著 VIN 逐漸接近 VOUT(nom)，誤差放大器將驅(qū)動(dòng)?xùn)?源極電壓 VGS 負(fù)向增大，以減小 RDS，從而保持穩(wěn)壓。
5 G, E. h$ A; X8 I# s7 O$ Z, e

但是，在特定的點(diǎn)，誤差放大器輸出將在接地端達(dá)到飽和狀態(tài)，無法驅(qū)動(dòng) VGS 進(jìn)一步負(fù)向增大。RDS 已達(dá)到其最小值。將此 RDS 值與輸出電流 IOUT 相乘，將得到壓降電壓。
請(qǐng)記住，隨著 VGS 負(fù)向增大，能達(dá)到的 RDS 值越低。通過提升輸入電壓，可以使VGS 值負(fù)向增大。因此，PMOS 架構(gòu)在較高的輸出電壓下具有較低的壓降。圖 3 展示了此特性。
; Z5 |: l0 V1 Q6 s4 \8 Y

  Z* V! p; y4 [& d) l, {0 ~* U如圖 3 所示，TPS799 的壓降電壓隨輸入電壓（也適用于輸出電壓）增大而降低。這是因?yàn)殡S著輸入電壓升高 VGS會(huì)負(fù)向增大。
NMOS LDO
' u! N& r* s/ e( SNMOS 架構(gòu)如圖 4 所示，反饋回路仍然控制 RDS。但是，隨著VIN 接近 VOUT(nom)，誤差放大器將增大 VGS 以降低 RDS，從而保持穩(wěn)壓。
3 A) B1 A/ {: g

在特定的點(diǎn)，VGS 無法再升高，因?yàn)檎`差放大器輸出在電源電壓 VIN 下將達(dá)到飽和狀態(tài)。達(dá)到此狀態(tài)時(shí)，RDS處于最小值。將此值與輸出電流 IOUT 相乘，會(huì)獲得壓降電壓。
不過這也會(huì)產(chǎn)生問題，因?yàn)檎`差放大器輸出在 VIN 處達(dá)到飽和狀態(tài)，隨著 VIN 接近 VOUT(nom)，VGS 也會(huì)降低。這有助于防止出現(xiàn)超低壓降。
+ x; L# r/ R0 ]0 L  d  f偏置 LDO
6 q# T6 d6 u, {很多 NMOS LDO 都采用輔助電壓軌，即偏置電壓 VBIAS，如圖5 所示。

! `* L% b! }9 n2 t* e
此電壓軌用作誤差放大器的正電源軌，并支持其輸出一直擺動(dòng)到高于 VIN 的 VBIAS。這種配置能夠使 LDO 保持較高 VGS，從而在低輸出電壓下達(dá)到超低壓降。有時(shí)并未提供輔助電壓軌，但仍然需要在較低的輸出電壓下達(dá)到低壓降。在這種情況下，可以用內(nèi)部電荷泵代替 VBIAS，如圖 6 所示。
; X0 G- t! ]; ]. ^1 E8 o

電荷泵將提升 VIN，以便誤差放大器在缺少外部 VBIAS 電壓軌的情況下仍可以生成更大的 VGS 值。
" m; w& e  Y/ g6 @其它因素
/ Z( y6 v' G, \除了架構(gòu)之外，壓降還會(huì)受到其他一些因素的影響，如表 1所示。


很顯然，壓降并不是一個(gè)靜態(tài)值。雖然這些因素會(huì)提高選擇LDO 的復(fù)雜程度，但同時(shí)，還能幫助您根據(jù)特定的條件選擇最適合的 LDO。
LDO電容的選擇
為了讓 LDO 正常工作，需要配備輸出電容器。將 LDO 用于實(shí)際應(yīng)用時(shí)，如何選擇適當(dāng)?shù)妮敵鲭娙萜魇且粋�(gè)常見的問題。因此，讓我們來探討一下選擇輸出電容器時(shí)需要考慮的各種事項(xiàng)及其對(duì) LDO 的影響。
什么是電容器
2 j& Y9 Z9 J% @! ^# l0 d電容器是用于儲(chǔ)存電荷的器件，其中包含一對(duì)或多對(duì)由絕緣體分隔的導(dǎo)體。電容器通常由鋁、鉭或陶瓷等材料制成。各種材料的電容器在系統(tǒng)中使用時(shí)具有各自的優(yōu)缺點(diǎn)，如表 1 所示。
; L0 P3 |; S5 M1 g! D  \陶瓷電容器通常是理想的選擇，因?yàn)槠潆娙葑兓�最小，而且成本較低。

6 {) h( r, G  W什么是電容？
4 q% r* f& h0 N7 U電容器是用于儲(chǔ)存電荷的器件，而電容是指儲(chǔ)存電荷的能力。在理想情況下，電容器上標(biāo)注的值應(yīng)與其提供的電容量完全相同。但我們并未處于理想情況下，不能只看電容器上標(biāo)注的值。稍后您將發(fā)現(xiàn)電容器的電容可能只有其額定值的10%。這可能是由于直流電壓偏置降額、溫度變化降額或制造商容差造成的。
, o1 [$ c6 |! Y( i& D9 X! x) N直流電壓降額
# j* g% `4 \% V3 K/ u" V" K+ e7 d3 l考慮到電容器的動(dòng)態(tài)特性（以非線性方式存儲(chǔ)和耗散電荷），有些極化現(xiàn)象在不施加外部電場的情況下也可能會(huì)出現(xiàn)；這就是所謂的“自發(fā)極化”。自發(fā)極化是由材料的不活躍電場引起的，不活躍電場為電容器提供初始電容。對(duì)電容器施加外部直流電壓會(huì)生成電場，生成的電場會(huì)反轉(zhuǎn)初始極化，然后將剩余的有源偶極子“鎖定”或極化到位。極化與電介質(zhì)內(nèi)電場的方向有關(guān)。
7 L' {+ F3 R3 P9 Y7 e1 Q如圖1所示，鎖定的偶極子不會(huì)對(duì)交流電壓瞬變作出反應(yīng)；因此，有效電容低于施加直流電壓前的值。

" E) O- n$ j, K/ g8 M
" w9 y+ w1 L- M0 Z" b7 k9 B- G圖2顯示了對(duì)電容器施加電壓所產(chǎn)生的影響以及產(chǎn)生的電容。請(qǐng)注意，外殼尺寸較大時(shí)損失的電容較小；這是因?yàn)橥鈿こ叽缭酱螅瑢?dǎo)體之間存在的電介質(zhì)越多，而這會(huì)降低電場強(qiáng)度并減少鎖定的偶極子數(shù)。


( `7 ]/ x4 _1 f, E" t溫度降額
與所有電子器件類似，電容器的額定溫度高于其額定性能對(duì)應(yīng)的溫度。這種溫度降額通常會(huì)使電容器的電容低于電容器上標(biāo)注的數(shù)值。表2為電容器溫度系數(shù)額定值解碼表。
; S' s) n# K9 d# N$ M9 e
+ W7 V6 [1 w: q- c, U  g
  r5 ]% d# ?+ E" N8 ^" Y
大多數(shù) LDO 結(jié)溫范圍通常為 -40°C 到 125°C。根據(jù)此溫度范圍，X5R 或 X7R 電容器是理想選擇。
如圖 3 所示，溫度對(duì)電容的影響遠(yuǎn)小于直流偏置降額所產(chǎn)生的影響，直流偏置降額可使電容值降低 90%。
7 x2 p$ J0 N( i$ |% [
8 R7 y; p4 o2 H  y8 |
7 Q; e  t3 T1 r4 Z# t2 u4 w( K實(shí)際應(yīng)用
常見的 LDO 應(yīng)用可能是從 3.6V 電池獲得輸入電壓，然后將其降低，為微控制器 (1.8V) 供電。在本例中，我們使用 10μF X7R 陶瓷電容器，0603 封裝。0603 封裝是指電容器的尺寸：0.06in x 0.03in。
我們來確定一下此應(yīng)用中上述電容器的實(shí)際電容值：
a、直流偏置降額：從制造商提供的電容器直流偏置特性圖表（圖2）可以看出，直流偏置電壓為 1.8V 時(shí)，電容值為 7μF。
b、溫度降額：基于 X7R 編碼，如果在 125°C 的環(huán)境溫度下應(yīng)用此電容器，電容值會(huì)另外下降 15%，此時(shí)的新電容值為 5.5μF。
$ I5 v9 ?1 f& S1 }' Oc、 制造商容差：考慮到 ±20% 的制造商容差，最終的電容值為3.5μF。
# J/ \4 M/ w) _& K6 y; I5 K; D$ w$ z可以看出，在上述條件下應(yīng)用電容器時(shí)，10μF 電容器的實(shí)際電容值為 3.5μF。電容值已降低至標(biāo)稱值的 65% 左右。顯然，上述所有條件并非對(duì)任何應(yīng)用都適用，但務(wù)必要了解將電容器用于實(shí)際應(yīng)用時(shí)電容值的范圍。
; @* u0 u! S- H! B+ d6 a盡管 LDO 和電容器乍看起來似乎很簡單，但還有其他因素決定著 LDO 正常工作所需的有效電容。
熱性能
2 R8 A* C) K' O% s# Y低壓降穩(wěn)壓器 (LDO) 的特性是通過將多余的功率轉(zhuǎn)化為熱量來實(shí)現(xiàn)穩(wěn)壓，因此，該集成電路非常適合低功耗或 VIN 與 VOUT 之差較小的應(yīng)用�？紤]到這一點(diǎn)，選擇采用適當(dāng)封裝的適當(dāng) LDO 對(duì)于最大程度地提高應(yīng)用性能至關(guān)重要。這一點(diǎn)正是令設(shè)計(jì)人員感到棘手之處，因?yàn)樽钚〉目捎梅庋b并不總能符合所需應(yīng)用的要求。
選擇 LDO 時(shí)要考慮的最重要特性之一是其熱阻 (RθJA)。RθJA 呈現(xiàn)了 LDO 采用特定封裝時(shí)的散熱效率。RθJA 值越大，表示此封裝的散熱效率越低，而值越小，表示器件散熱效率越高。
封裝尺寸越小，RθJA 值通常越大。
例如，TPS732 根據(jù)封裝不同而具有不同的熱阻值：小外形晶體管 (SOT)-23 (2.9mm x 1.6mm) 封裝的熱阻為205.9°C/W，而 SOT-223 (6.5mm x 3.5mm) 封裝的熱阻為 53.1°C/W。這意味著 TPS732 每消耗1W 功率，溫度就會(huì)升高 205.9°C 或 53.1°C。這些值可參見器件數(shù)據(jù)表的“熱性能信息”部分，如表 1 所示。
) z$ ]9 ^' e8 @- n# n
: ?! }  c9 P6 p4 K9 ?$ ]
* c8 J6 b# p8 z/ P" U( }是否選擇了適合的封裝？
6 ~1 g6 ]& @2 J# v! ?3 S- H建議的 LDO 工作結(jié)溫介于-40°C 至 125°C 之間；同樣，可以在器件數(shù)據(jù)表中查看這些值，如表 2 所示。
( U  Y7 e' y' {- J0 g

% t9 [8 G# F7 c3 {這些建議的溫度表示器件將按數(shù)據(jù)表中“電氣特性”表所述工作。可以使用公式 1 確定哪種封裝將在適當(dāng)?shù)臏囟认鹿ぷ鳌?br /> $ ^; [$ ]8 I& m3 n4 O3 z
6 ~; M* a9 x5 ^# g/ q
2 h0 t+ E7 @/ F$ \) E& a  d其中 TJ 為結(jié)溫，TA 為環(huán)境溫度，RθJA 為熱阻（取自數(shù)據(jù)表），PD 為功耗，Iground 為接地電流（取自數(shù)據(jù)表）。
: }0 D& c8 P! P2 X+ l( T下面給出了一個(gè)簡單示例，使用 TPS732 將 5.5V 電壓下調(diào)至3V，輸出電流為 250mA，采用 SOT-23 和 SOT-223 兩種封裝。
3 Z4 R% ]0 l, i& r+ v  t4 N! p+ p

熱關(guān)斷
# N3 \# ]! G  ^' n# p6 l4 M結(jié)溫為 154.72°C 的器件不僅超過了建議的溫度規(guī)范，還非常接近熱關(guān)斷溫度。關(guān)斷溫度通常為 160°C；這意味著器件結(jié)溫高于 160°C 時(shí)會(huì)激活器件內(nèi)部的熱保護(hù)電路。此熱保護(hù)電路會(huì)禁用輸出電路，使器件溫度下降，防止器件因過熱而受到損壞。
當(dāng)器件的結(jié)溫降至 140°C 左右時(shí)，會(huì)禁用熱保護(hù)電路并重新啟用輸出電路。如果不降低環(huán)境溫度和/或功耗，器件可能會(huì)在熱保護(hù)電路的作用下反復(fù)接通和斷開。如果不降低環(huán)境溫度和/或功耗，則必須更改設(shè)計(jì)才能獲得適當(dāng)?shù)男阅堋?font class="jammer">, A6 W0 z3 X# N* X/ ^
一種比較明確的設(shè)計(jì)解決方案是采用更大尺寸的封裝，因?yàn)槠骷�需要在建議的溫度下工作。下文介紹了有助于最大程度地減少熱量的一些提示和技巧。
增大接地層、VIN 和 VOUT 接觸層的尺寸
/ T1 T0 d- h- A/ ?3 a$ [$ z當(dāng)功率耗散時(shí)，熱量通過散熱焊盤從 LDO 散出；因此，增大印刷電路板 (PCB) 中輸入層、輸出層和接地層的尺寸將會(huì)降低熱阻。
8 ?) J' I* h, T% y* r如圖 1 所示，接地層通常盡可能大，覆蓋 PCB 上未被其他電路跡線占用的大部分區(qū)域。該尺寸設(shè)計(jì)原則是由于許多元件都會(huì)生成返回電流，并且需要確保這些元件具有相同的基準(zhǔn)電壓。最后，接觸層有助于避免可能會(huì)損害系統(tǒng)的壓降。大的接觸層還有助于提高散熱能力并最大限度地降低跡線電阻。增大銅跡線尺寸和擴(kuò)大散熱界面可顯著提高傳導(dǎo)冷卻效率。
在設(shè)計(jì)多層 PCB 時(shí)，采用單獨(dú)的電路板層（包含覆蓋整個(gè)電路板的接地層）通常是個(gè)不錯(cuò)的做法。這有助于將任何元件接地而不需要額外連線。元件引腳通過電路板上的孔直接連接到包含接地平面的電路板層。
! U4 {) B( _. S/ _
% z( x+ ^' l6 }$ N4 `! Z# M# W: Y* l
串聯(lián)電阻分擔(dān)功耗
可以在輸入電壓側(cè)串聯(lián)電阻，以便分擔(dān)一些功耗；圖 3 所示為相關(guān)示例。該技術(shù)的目標(biāo)是使用電阻將輸入電壓降至可能的最低水平。

: y# W% }# X, p2 v* V: R7 K( {
# w0 S/ A- \* h/ D$ y由于 LDO 需要處于飽和狀態(tài)以進(jìn)行適當(dāng)調(diào)節(jié)，可以通過將所需的輸出電壓和壓降相加來獲得最低輸入電壓。公式 2 表示了LDO 的這兩種屬性的計(jì)算方式：
1 T. h2 @, A* Z6 H5 q

- b& S$ h* v% a, ^使用 TPS732 示例中的條件（輸出 250mA 電流，將 5.5V 調(diào)節(jié)至 3V），可以使用公式 3 計(jì)算電阻的最大值以及該電阻消耗的最大功率：

# E; ]' l8 P' e- P1 _- y! t; P7 J
選擇適合的電阻，確保不會(huì)超過其“額定功耗”。此額定值表示在不損壞自身的情況下電阻可以將多少瓦功率轉(zhuǎn)化為熱量。因此，如果 VIN = 5.5V、VOUT = 3V、VDROPOUT = 0.15V（取自數(shù)據(jù)表）、IOUT = 250mA 且 IGROUND = 0.95mA（取自數(shù)據(jù)表），則：

9 h; u2 C5 |2 n, K
8 {) }5 m8 q5 i# C9 e% F- ^電流限制
& w/ Y/ p5 B5 c& d8 R$ I4 }, T1 {$ M在一些外部條件和情況下，LDO 可能會(huì)出現(xiàn)意外的高流耗。如果此高電流傳輸?shù)狡渌�正被供電的電子系統(tǒng)，會(huì)對(duì)大多數(shù)電子系統(tǒng)以及主機(jī)電源管理電路造成損害。選擇具有電流限制和內(nèi)部短路保護(hù)的 LDO，將有助于防止產(chǎn)生這種不良影響，并在設(shè)計(jì)整體電源管理模塊時(shí)提供額外保護(hù)。
什么是電流限制功能，該功能如何運(yùn)作？
: F: e. R3 G$ Q+ T7 V% k) m9 v6 }LDO 中的電流限制定義為，建立所施加電流的上限。與恒流源不同，LDO 按需輸出電流，同時(shí)還會(huì)控制調(diào)節(jié)的總功率。
% K3 \. n; E2 y4 C! X7 b電流限制通過用于控制 LDO 內(nèi)輸出級(jí)晶體管的內(nèi)部電路實(shí)現(xiàn)，見圖 1。這是一種典型的 LDO 限流電路，由于達(dá)到限值后該電路會(huì)突然停止輸出電流，通常被稱為“磚墻”電流限制。此內(nèi)部電路中，LDO 測量反饋的輸出電壓，同時(shí)測量輸出電流相對(duì)于內(nèi)部基準(zhǔn) (IREF) 的縮放鏡像。

( V0 Z& p' }' e1 B# m5 u# @3 d2 ^% D
1 p, E1 y. d2 b磚墻電流限制
在磚墻電流限制中，已定義電流上限，LDO會(huì)逐漸增大供應(yīng)電流，直至達(dá)到電流限制。一旦超過電流限制，輸出電壓不再進(jìn)行調(diào)節(jié)，并由負(fù)載電路的電阻 (RLOAD) 和輸出電流限制 (ILIMIT)確定（公式 1）：


) ?' F4 u' X% T; \& k7 N
只要結(jié)溫處于可接受的范圍 (TJ 。當(dāng)VOUT 過低且達(dá)到溫度上限時(shí)，熱關(guān)斷功能將斷開器件，保護(hù)器件免受永久性損害。器件溫度降低后，它將重新接通，并且可以繼續(xù)進(jìn)行穩(wěn)壓調(diào)節(jié)。這在可能出現(xiàn)短路的情況下尤為重要，因?yàn)?LDO 會(huì)繼續(xù)將 VOUT 調(diào)節(jié)至 0V。
例如，TI 的 TPS7A16 可以在寬電壓范圍內(nèi)限制高電流輸出。圖2 所示為 30V 輸入條件下限流功能的行為示例。可以看出，一旦超過電流限制，LDO 繼續(xù)以限值輸出電流，但不再將VOUT調(diào)節(jié)至 3.3V。一旦超過 105mA 的熱限制，將啟動(dòng)熱關(guān)斷功能。

8 j5 o$ f' z- {; F: i+ e( `
" Y8 I% g6 e3 G# A9 U4 W& {該限流功能有助于對(duì)鎳鎘和鎳氫單單元電池充電，因?yàn)檫@兩種電池都需要恒定的電流供應(yīng)。電池電壓在電池充電時(shí)會(huì)發(fā)生變化，TPS7A16 等 LDO 有助于將恒定電流保持在限值 (I)。
防止出現(xiàn)反向電流
在大多數(shù)低壓降穩(wěn)壓器 (LDO) 中，電流沿特定方向流動(dòng)，電流方向錯(cuò)誤會(huì)產(chǎn)生重大問題！反向電流是指從 VOUT 流向 VIN 而不是從 VIN 流向 VOUT 的電流。這種電流通常會(huì)穿過LDO 的體二極管，而不會(huì)流過正常的導(dǎo)電通道，有可能引發(fā)長期可靠性問題甚至?xí)�損壞器件。
$ w* s: V! T& F3 ]8 F0 ?1 R1 H0 kLDO 主要包括三個(gè)組成部分（見圖 1）：帶隙基準(zhǔn)、誤差放大器和導(dǎo)通場效應(yīng)晶體管 (FET)。在典型應(yīng)用中，導(dǎo)通 FET 與任何標(biāo)準(zhǔn) FET 一樣，在源極和漏極之間傳導(dǎo)電流。用于產(chǎn)生 FET體的摻雜區(qū)（稱為塊體）與源極相連；這會(huì)減小閾值電壓變化量。


將塊體與源極相連有一個(gè)缺點(diǎn)，即會(huì)在FET 中形成寄生體二極管，如圖 2 所示。此寄生二極管被稱為體二極管。在這種配置中，當(dāng)輸出超過輸入電壓與寄生二極管的 VFB 之和時(shí)，體二極管將導(dǎo)通。流經(jīng)該二極管的反向電流可能會(huì)使器件溫度升高、出現(xiàn)電遷移或閂鎖效應(yīng)，從而導(dǎo)致器件損壞。
在設(shè)計(jì) LDO 時(shí)，務(wù)必要將反向電流以及如何防止出現(xiàn)反向電流納入考量。有四種方法可以防止反向電流：其中兩種在應(yīng)用層實(shí)施，另外兩種在集成電路 (IC) 設(shè)計(jì)過程中實(shí)施。


使用肖特基二極管
) c. v( o. Q$ O4 y5 j# \/ {; C. `
  [. U1 |6 s; P6 z如圖 3 所示，在輸出和輸入之間使用肖特基二極管可以在輸出電壓超過輸入電壓時(shí)防止 LDO 中的體二極管導(dǎo)通。您必須使用肖特基二極管，肖特基二極管的正向電壓較低，而傳統(tǒng)二極管的正向電壓與肖特基二極管相比要高得多。在正常工作中，肖特基二極管會(huì)進(jìn)行反向偏置，不會(huì)傳到任何電流。此方法的另一項(xiàng)優(yōu)勢是，在輸出和輸入之間放置肖特基二極管后，LDO的壓降電壓不會(huì)增大。

' k3 L) d. j/ a" r0 z; _, m
在 LDO 之前使用二極管
如圖 4 所示，此方法在 LDO 之前使用二極管以防電流流回到電源。這是一種防止出現(xiàn)反向電流的有效方法，但它也會(huì)增大防止 LDO 出現(xiàn)壓降所需的必要輸入電壓。置于 LDO 輸入端的二極管在反向電流條件下會(huì)變?yōu)榉聪蚱�置狀態(tài)，不允許任何電流流過。此方法與下一種方法類似。


. F+ I) s4 `6 i- v  P7 t  _6 B5 z額外增加一個(gè) FET
, R# A* X& v* t$ _$ b  z
設(shè)計(jì)有阻止反向電流功能的 LDO 通常會(huì)額外增加一個(gè) FET，以此幫助防止反向電流。如圖 5 所示，兩個(gè) FET 的源級(jí)背靠背放置，以便體二極管面對(duì)面放置�，F(xiàn)在，當(dāng)檢測到反向電流條件時(shí)，其中一個(gè)晶體管將斷開，電流將無法流過背靠背放置的二極管。
- L/ R* F) L1 V$ i+ T( K, z  i
0 R# G1 S% j( M* G% B) \
; b, K+ w* D6 u. u# t此方法最大的缺點(diǎn)之一是使用此架構(gòu)時(shí)壓降電壓基本上會(huì)翻倍。為降低壓降電壓，需要增大金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (MOSFET) 的尺寸，因此將增大解決方案的整體尺寸。應(yīng)用于汽車中的 LDO（如 TI 的 TPS7B7702-Q1）使用此方法防止出現(xiàn)反向電流。
電源抑制比
低壓降穩(wěn)壓器 (LDO) 最受歡迎的優(yōu)勢之一是，能夠衰減開關(guān)模式電源生成的電壓紋波。這對(duì)于數(shù)據(jù)轉(zhuǎn)換器、鎖相環(huán) (PLL) 和時(shí)鐘等信號(hào)調(diào)節(jié)器件而言尤為重要，因?yàn)楹�有噪聲的電源電壓�?huì)影響這類器件的性能。電源抑制比 (PSRR)仍然常被誤認(rèn)為是單個(gè)靜態(tài)值，下面讓我們討論一下什么是 PSRR，以及影響它的因素有哪些。
什么是 PSRR？
PSRR 是一個(gè)常見技術(shù)參數(shù)，在許多 LDO 數(shù)據(jù)表中都會(huì)列出。它規(guī)定了特定頻率的交流元件從 LDO 輸入衰減到輸出的程度。公式 1 將 PSRR 表示為：

% V5 a- a2 G  ?2 C! _
* W2 c" v+ L( G# t公式 1 表明衰減程度越高，以分貝表示的 PSRR 值將越大。（某些供應(yīng)商采用負(fù)號(hào)來表示衰減，而大多數(shù)供應(yīng)商，包括 TI在內(nèi)，卻并非如此。）
在數(shù)據(jù)表的電氣特性表中，常�？梢哉业皆� 120Hz 或 1kHz 頻率下規(guī)定的 PSRR。但是，單獨(dú)使用此參數(shù)可能無法確定給定的 LDO 是否滿足具體的濾波要求。下面，對(duì)原因進(jìn)行具體說明。
確實(shí)適合應(yīng)用的 PSRR
圖 1 所示為將 12V 電壓軌調(diào)節(jié)至 4.3V 的直流/直流轉(zhuǎn)換器。后面連接了 TPS717，這是一款 PSRR 值較高的 LDO，用于調(diào)節(jié)3.3V 電壓軌。4.3V 電壓軌上因開關(guān)生成的紋波為 ±50mV。LDO 的 PSRR 將確定在 TPS717 的輸出端剩余的紋波量。
8 a. K4 E0 B! f8 h4 ]1 n: P


為確定衰減程度，首先必須了解出現(xiàn)紋波的頻率。假設(shè)此示例中對(duì)應(yīng)的頻率為 1MHz，因?yàn)榇酥嫡�好處于常見開關(guān)頻率范圍的中間。可以看到，在 120Hz 或 1kHz 下指定的 PSRR 值對(duì)此分析沒有任何幫助。相反，您必須參考圖 2 中的 PSRR 圖。


在以下條件下，1MHz 時(shí)的 PSRR 指定為 45dB。
6 H+ v, S0 v+ G0 W( p0 JIOUT = 150mA
/ _; P& o; O* s  h; ^2 O8 E5 a, hVIN - VOUT = 1V
COUT = 1μF
假設(shè)這些條件與具體的應(yīng)用條件相符。在此情況下，45dB 相當(dāng)于 178 的衰減系數(shù)。可以預(yù)計(jì)，輸入端的 ±50mV 紋波在輸出端將被降至 ±281μV。
更改條件
但是，假設(shè)您更改了條件并決定將VIN - VOUT 減小到 250mV，以便更有效地進(jìn)行調(diào)節(jié)。那么，您需要參考圖 3 中的曲線。
  ?0 c% ?. T, n8 ]! x& [
! N; i# W( B0 f3 ^" k8 Z# {
( ~9 e4 w% f" u" r. {: l可以看到，如果保持所有其他條件不變，1MHz時(shí)的 PSRR 減小到 23dB，即衰減系數(shù)為 14。這是因?yàn)榛パa(bǔ)金屬氧化物半導(dǎo)體 (CMOS) 導(dǎo)通元件進(jìn)入三極管（或線性）區(qū)，即，隨著 VIN -VOUT 的值接近壓降電壓，PSRR 開始降低。（請(qǐng)記住，壓降電壓是輸出電流及其他因素的函數(shù)。因此，較低的輸出電流會(huì)降低壓降電壓，有助于提高 PSRR。）
* `* t* @) ?6 [+ z1 |2 V& q更改輸出電容器的電容值也會(huì)產(chǎn)生影響，如圖 4 所示。
1 Y5 L+ z, b0 H, k
: r  X) _1 {; ]( e6 I1 B5 w3 h

9 z! |" E7 C+ M) W* z. b7 W/ [將輸出電容器的電容值從 1μF 提高到 10μF 時(shí)，盡管 VIN - VOUT的值仍然為 250mV，1MHz 時(shí)的 PSRR 將增大到 42dB。曲線中的高頻峰已向左移動(dòng)。這是由于輸出電容器的阻抗特性導(dǎo)致的。通過適當(dāng)調(diào)整輸出電容值，可以調(diào)整或增大衰減程度，以便與特定開關(guān)噪聲頻率保持一致。
調(diào)整所有參數(shù)
& ?! c& u  k5 Q# X; F, S6 C僅靠調(diào)整 VIN - VOUT 和輸出電容，就可以提高特定應(yīng)用的PSRR。但影響 PSRR 的因素并不僅限于這兩項(xiàng)。表 1 概述了對(duì)其產(chǎn)生影響的多個(gè)因素。
) {2 u4 z+ B) H4 j0 p- j


2 \' Q5 y2 s" v. R5 w
聲明：
聲明：文章來源TI。本號(hào)對(duì)所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立，推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有，如有侵權(quán)，聯(lián)系刪除。投稿/招聘/推廣/宣傳 請(qǐng)加微信：woniu26a推薦閱讀▼
電路設(shè)計(jì)-電路分析
( A4 ~- H7 ^+ c" U/ O8 |emc相關(guān)文章
電子元器件
后臺(tái)回復(fù)“加群”，管理員拉你加入同行技術(shù)交流群。