|
現(xiàn)在是有一個收發(fā)信號的8層板,疊層TOP-L1-GND-L3-L4-POWER-L6-BOT,高速信號走在L1和L6層,POWER層分割多個電源,GND層是模擬地和數(shù)字地鋪銅,但是信號不穩(wěn)定有干擾。現(xiàn)解決辦法是多加兩層地層屏蔽,問題一:10層板疊層怎么處理最好?
6 K1 S# e5 m, N# w \6 o問題二:多加的兩層地屏蔽也需要和之前的地層分割成模擬地和數(shù)字地還是直接鋪成大數(shù)字地?
~+ u1 q' F( b! p還有由于收信號部分有ADC,發(fā)信號部分有DAC,都是與FPGA處理器直接相連,均為高速80M信號,8層板處理ADC和DAC的模擬地是用鋪銅直接連接在一起,1 M4 ~ B/ r) \% _9 t
問題三:請問需要將ADC和DAC的模擬地分開處理么?" U5 B( a& {; T" \9 E- \4 w
請賜教,謝謝!% @( ?$ `& f' b1 V) w
9 [1 C1 W; g, W& e5 z; ?
|
|