PCB設(shè)計之實例解析傳輸線損耗

edadoc · 發(fā)表于 2022-11-11 11:31:57

本帖最后由 edadoc 于 2022-11-11 11:38 編輯

作者：一博科技 edadoc.com高速先生成員劉為霞

pcb設(shè)計之實例解析傳輸線損耗，隨著信號速率的提升和系統(tǒng)越來越復(fù)雜，傳輸線已經(jīng)不是當(dāng)年的樣子，想怎么設(shè)計就怎么設(shè)計了。PCB仿真設(shè)計也越來越難了，現(xiàn)在板子一大，線長輕輕松松上10inch，可能還會跨個背板，經(jīng)過幾個連接器，這樣的情況，傳輸線的損耗就是我們設(shè)計中不得不考慮的問題了，不然的話，可能分分鐘就翻車了。

那么影響損耗的因素有哪些呢?有哪些又是我們在設(shè)計中可以控制的呢？相鄰線的串?dāng)_，阻抗不匹配，輻射等等因素都可能對損耗造成影響，這些也都可以從設(shè)計層面進行優(yōu)化，盡量減小影響。還有一個最關(guān)鍵的損耗來源，就是我們的傳輸線不是理想傳輸線，是有損傳輸線，本身造成的損耗才是最主要的。下面我們通過一對差分線的仿真來具體說說怎么通過設(shè)計來控制損耗。

一般的傳輸線損耗分為兩個部分，一個部分是介質(zhì)損耗，一個部分是導(dǎo)體損耗。介質(zhì)損耗的話，主要是板材參數(shù)的影響。導(dǎo)體損耗，主要是本身傳導(dǎo)損耗，趨膚效應(yīng)和表面粗糙度。下面兩張圖是仿真?zhèn)鬏斁€模型時需要設(shè)置的參數(shù)，這次我們選擇的是內(nèi)層差分線做演示。需要在這個界面編輯線寬，間距，銅厚，以及到參考層的介質(zhì)厚度等參數(shù)，編輯完成后，點擊OK即可。

編輯完差分線的參數(shù)后，界面就如下圖所示。在這個界面，我們可以編輯材料介電常數(shù)，損耗因子，銅箔粗糙度，蝕刻因子等參數(shù)。

再設(shè)置好長度，就可以仿真得到下面的插損曲線了。

上面看到的是傳輸線的整體的損耗，下面我們看下介質(zhì)損耗和導(dǎo)體損耗在FR4板材和目前的層疊情況下的一個比例情況，后續(xù)就可以比較方便去調(diào)整參數(shù)減小損耗了。

每周一篇技術(shù)文章，學(xué)習(xí)更多內(nèi)容，請關(guān)注二維碼http://edadoc.com/technology-detail/89.html