|
|
800.png (71.55 KB, 下載次數(shù): 89)
下載附件
保存到相冊(cè)
2016-11-13 15:31 上傳
2 u3 J" j; R3 k$ m( l) f7 A
1 F$ j. u/ J4 f5 |
1.基極必須串接電阻，保護(hù)基極，保護(hù)CPU的ＩＯ口。
# e6 x1 |6 q6 Z( O2 k! T4 }) Y( D. A5 Q3 X# Z: q( V" ^
２.基極根據(jù)ＰＮＰ或者ＮＰＮ管子加上拉電阻或者下拉電阻。7 H& |9 d8 ?5 F
0 d$ [5 F0 w/ [1 ]( N# i" x' R３.集電極電阻阻值根據(jù)驅(qū)動(dòng)電流實(shí)際情況調(diào)整。同樣基極電阻也可以根據(jù)實(shí)際情況調(diào)整。
/ M& ?$ t% t. `0 ~& e+ G- ^ I3 s
基極和發(fā)射極需要串接電阻，該電阻的作用是在輸入呈高阻態(tài)時(shí)使晶體管可靠截止，極小值是在前級(jí)驅(qū)動(dòng)使晶體管飽和時(shí)與基極限流電阻分壓后能夠滿足晶體管的臨界飽和，實(shí)際選擇時(shí)會(huì)大大高于這個(gè)極小值，通常外接干擾越小、負(fù)載越重準(zhǔn)許的阻值就越大，通常采用10K量級(jí)。/ P5 S! d# w0 U
! [0 M! D& D& |1 h8 J6 c- m防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作，使晶體管截止更可靠！三極管的基極不能出現(xiàn)懸空，當(dāng)輸入信號(hào)不確定時(shí)（如輸入信號(hào)為高阻態(tài)時(shí)），加下拉電阻，就能使有效接地。
! R2 h6 M% Y% W
G R+ g. W+ p8 ^特別是GPIO連接此基極的時(shí)候，一般在GPIO所在IC剛剛上電初始化的時(shí)候，此GPIO的內(nèi)部也處于一種上電狀態(tài)，很不穩(wěn)定，容易產(chǎn)生噪聲，引起誤動(dòng)作！加此電阻，可消除此影響(如果出現(xiàn)一尖脈沖電平，由于時(shí)間比較短，所以這個(gè)電壓很容易被電阻拉低；如果高電平的時(shí)間比較長(zhǎng)，那就不能拉低了，也就是正常高電平時(shí)沒有影響)！
6 ?3 q4 y7 e: h7 P+ ]- E! G! o2 y
) A8 e8 F( R" h5 J9 D但是電阻不能過小，影響泄漏電流�。ㄟ^小則會(huì)有較大的電流由電阻流入地）
& S, E8 a6 s# b6 _ t Y0 b8 r
. U4 ~# ]$ t; y f當(dāng)三極管開關(guān)作用時(shí),ON和OFF時(shí)間越短越好,為了防止在OFF時(shí),因晶體管中的殘留電荷引起的時(shí)間滯后,在B,E之間加一個(gè)R起到放電作用。
6 w4 w1 j% R" E5 A
" ?8 B; E. m3 X' p
- s" d }) x* S' S4 n0 S5 u6 {' ^& ^4 q
|
|
電子產(chǎn)業(yè)一站式賦能平臺(tái)
窺視卡
置頂卡
變色卡
