基于Kintex-7開發(fā)板｜HLS案例開發(fā)2_led_flash案例

peng85246

' x3 m& |* r+ ^/ V

+ C" {) }+ o  A) W4 l3 L+ t: v

目錄

HLS案例開發(fā)2_led_flash案例｜基于FPGAKintex-7開發(fā)板

前 言

案例功能

HLS工程說明

編譯與仿真

IP核測試

更多推薦

---

& Z, S0 |* z, t7 x; n# C+ B前 言

本文led_flash案例是基于創(chuàng)龍科技TLK7-EVM開發(fā)板，是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。


3 k, ]7 K" l! ]( x) _3 f. L評估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評估與技術(shù)預(yù)研。
1 q. m% i5 U. O$ e
7 A4 P: X- Z  X# f4 Q


​
# W- r5 r6 q! p. m! u: Q  TLK7-EVM評估板

$ D8 r& L. H  ?' D% c* O! W4 F: o
, |1 a8 C5 I4 |7 ~! m% W) S' ~開發(fā)案例主要包括：


1．CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例


2．高速AD(AD9613)采集+高速DA(AD9706)輸出案例
! n) K1 s$ H$ l; R- E) A  H

3．AD9361軟件無線電案例


; s  c. a7 @! @: o' Z& r4．UDP(10G)光口通信案例


: W; d' [; [& t" K5．UDP(1G)光口通信案例
  r5 C0 c& Z0 H* s$ U% T8 d+ J
& |! ^0 f$ }3 [# R5 l6 f
6．Aurora光口通信案例
. G/ J; I) V3 |+ @8 s7 J9 z
& x1 X9 _) c9 q
- a) G. D) I* i% U' Y; C6 v) m( ^7．PCIe通信案例


& W% o. C3 k+ K8 ^6 D! h
5 \  m; R9 G- V( [. y6 A案例功能控制評估底板LED2每隔0.5s將狀態(tài)翻轉(zhuǎn)一次。案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）：site.tronlong.com/pfdownload


HLS工程說明


  d+ F+ X5 F/ i. s
2 v2 M; A  ^7 j4 O時鐘
4 a0 {+ ~1 e5 [0 q( W. v. }" A7 C; b

HLS工程配置的時鐘為100MHz，案例將該時鐘用于計算0.5s間隔時間進(jìn)行LED2亮滅狀態(tài)控制，生成的IP核亦需接入該時鐘。
" X. e! z4 X( Y5 S, \  A4 a
6 v0 E% p' `7 j- D( U- ?. ~
# c9 Y) O1 P6 o  c" r  S# i8 k如需修改時鐘頻率，請打開HLS工程后點擊，在彈出的界面中的Synthesis欄目進(jìn)行修改。
​


頂層函數(shù)
8 W# @8 a# r* q2 ~8 \* U

案例頂層函數(shù)為led_flash.cpp中的led_flash()。
9 l% G8 t* i; d9 h! d# e
, X/ ?# R* K" V
- O. M! N* O! E; y4 f​
8 K2 \0 e2 ~/ N' {: s. L5 S

- l7 h3 Y, |8 a" a) e2 ^; i點擊后，可在彈出的界面中的Synthesis欄目查看或設(shè)置頂層函數(shù)。


​
: c0 i1 h' w0 W0 m; u8 f1 u# y
' |; r  V1 m5 |- a4 v- L% q
; r7 M$ }9 \" Y: ^( f該函數(shù)控制評估底板LED2每隔0.5s將狀態(tài)翻轉(zhuǎn)一次。工程設(shè)置的時鐘為100MHz（周期10ns），在for循環(huán)里計數(shù)值為100000000，用時為10ns x 100000000 = 1s。

& _, j, f2 Y6 E% m$ r# q


1 z1 a& g' p# O0 C  S  q1 B7 w+ D* s# VIP核測試
8 x, ?3 j7 O' b( J3 d" h
請參考本文檔HLS開發(fā)流程說明章節(jié)，完成IP核測試前的準(zhǔn)備工作。
1 T6 l8 q8 }  x! F: O
. m7 z7 r! B5 _3 q* R1 M
HLS工程生成的IP核為led_flash_0。

2 x* F  _) X1 l: j/ e, _/ b5 t

; C0 }- q, w: A( B
1 V( x+ {  _  J  _4 x- A. h​
% Y2 ^- M) X& B, U



加載.bit格式可執(zhí)行文件到評估板，即可看到評估底板的LED2進(jìn)行閃爍。


" Q9 |$ i: d3 D! j: e' ^/ v



- j/ N3 N( l7 e3 E5 q

編譯與仿真

請參考本文檔HLS開發(fā)流程說明章節(jié)，進(jìn)行編譯。編譯完成后，進(jìn)入仿真界面點擊進(jìn)行單步運(yùn)行，進(jìn)入led_flash()函數(shù)。
. K' ^2 ]1 X: }) _" X. j# E
8 j! Q+ H. P! a, C( R  Y
" q8 ^0 G( W- i% A; l4 m​
4 S1 ~+ s7 a5 X% E; N

​
1 U& t# h/ B7 i

繼續(xù)點擊進(jìn)入for循環(huán)，當(dāng)i < 50000000時，*led_o等于1(true)。
  y3 q  I: k! g0 S: {1 j
0 b% [# T( x- [
! C9 W7 T. s3 s2 F& g; S1 ~&#8203;
" V: P* j  d3 W: [
- K$ n1 H2 ?2 ~  U7 |! b* q0 H
點擊全速運(yùn)行或修改i的值為50000000，當(dāng)i ≥ 50000000時，*led_o等于0(false)。
) W' j5 {8 ?2 [$ M$ t
" y/ ^: Z( J+ `0 j
&#8203;
! ^. J' B6 O4 n
8 y, x" l# d6 d) \) p6 \
更多推薦

TL6678ZH-EVM評估板（C6678 + ZYNQ，地表至強(qiáng)，多核DSP +多核ARM +FPGA�。�


2 @, E% u$ n4 l* `; \! [# ?$ ~&#8203;
; b9 ~* K8 l6 o8 ]* \



基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計的高端異構(gòu)多核評估板。


7 H& ^+ F7 N' V" dTMS320C6678每核心主頻可高達(dá)1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。
8 l& i  S8 D: ^

引出雙路CameraLink、雙路SFP+光口、四路千兆網(wǎng)口、雙路SATA、雙路PCIe、四路USB、雙路CAN、雙路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。
6 Z( k! `- w- x) |, W5 N: C

- A0 b, }* }0 W& e. l) k

) c( }# c$ K7 V8 z6 Y" j) MTLIMX8-EVM評估板（i.MX 8，，4核ARM Cortex-A53�。�

$ A: W5 [! `3 t3 Z6 v
&#8203;
  }, S  o+ p! J% V1 K% q' f
9 ?% ~2 P8 ^4 J% u
6 i3 _$ U& N7 ^2 Y  {! e9 M基于NXP i.MX 8M Mini的4核ARM Cortex-A53 + 單核ARM Cortex-M4多核處理器設(shè)計的高性能評估板，每核主頻高達(dá)1.6GHz。
* o- k$ H& g6 |% J* n$ d' S

! e) G. V; i) ?- F, p$ ]  y! ~引出MIPI CAMERA、MIPI/LVDS LCD、HDMI OUT、LINE IN/OUT、PCIe、FlexSPI、USB、RS485、RS232、千兆網(wǎng)口、百兆網(wǎng)口等接口
9 P6 x. K% S& q# {: }* T0 [5 N, h7 U

/ {% h2 }: b% ?1 E$ n( ]4 c
. k( i8 B$ ^1 j8 x' v0 ^1 E
: w+ @+ l/ [$ w+ |' [