基于Kintex-7開發(fā)板｜HLS案例開發(fā)2_led_flash案例

peng85246

1 ~5 T) [( X0 I$ E3 n0 ]

目錄

HLS案例開發(fā)2_led_flash案例｜基于FPGAKintex-7開發(fā)板

前 言

案例功能

HLS工程說明

編譯與仿真

IP核測試

更多推薦

---

  c/ `% \$ x- n9 I+ c) ?; @前 言
/ i' v3 o4 E0 O
本文led_flash案例是基于創(chuàng)龍科技TLK7-EVM開發(fā)板，是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。

5 e7 z7 |' \  s0 V" q! G5 w
評估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進行產(chǎn)品方案評估與技術(shù)預(yù)研。
6 a  Z/ _: o/ w
0 p# y: Q3 ~3 R! O* s1 T
* }3 E; w; E- P1 N1 f' D: l

​
  TLK7-EVM評估板

  ]" J7 {. i1 h& E
" ?1 G' e# c& J1 Q! N1 H) l4 W開發(fā)案例主要包括：

. r' F2 s6 W' o
1．CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例


2．高速AD(AD9613)采集+高速DA(AD9706)輸出案例

' D3 y: g0 Z8 [; c. [, w0 m! m
3．AD9361軟件無線電案例


4．UDP(10G)光口通信案例
2 Q! y2 ]7 Z3 ?) ~8 B7 r# ?

8 {& ]; `+ |: O' d5．UDP(1G)光口通信案例
4 s% q3 X9 \1 u5 [. y  T
3 W( i! l  }+ W4 M' d+ k
. i  v, U: P! K  ]% d! x' A6．Aurora光口通信案例


7．PCIe通信案例



案例功能控制評估底板LED2每隔0.5s將狀態(tài)翻轉(zhuǎn)一次。案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）：site.tronlong.com/pfdownload
' U3 n3 U5 e: ?6 x9 X

/ g2 c  B3 s2 @. c1 HHLS工程說明
$ K5 C! a/ A0 @& @  u6 l
9 |( F% f7 b4 O3 F
4 p& A; |$ N+ N7 L$ ^+ i' G
: N- ?0 c4 C3 Z* v' E9 T/ m時鐘


% g0 W: [$ ~/ q( a; Y( c! s' X; j6 C1 X) vHLS工程配置的時鐘為100MHz，案例將該時鐘用于計算0.5s間隔時間進行LED2亮滅狀態(tài)控制，生成的IP核亦需接入該時鐘。


如需修改時鐘頻率，請打開HLS工程后點擊，在彈出的界面中的Synthesis欄目進行修改。
5 r7 B( {% l% \& F: v+ x$ q5 e) ~​

5 R8 \* F( N6 A
頂層函數(shù)
/ p  Q* j* A1 Q& m$ r2 Z
; d* g3 b% Q/ v! P5 c$ {" r4 N
% ?# x9 p7 t  a2 O案例頂層函數(shù)為led_flash.cpp中的led_flash()。

5 }* v& X9 [! v# ~; r4 {
+ L/ g; E4 W) e​

; l4 m3 v8 p5 q3 t$ f: \! m4 S
點擊后，可在彈出的界面中的Synthesis欄目查看或設(shè)置頂層函數(shù)。
; e2 t$ u% I# K( ^& K4 N, c4 Y
' s6 a8 e! F, y
0 Q7 B; u8 L6 l: r​
) _" ]1 O# ?  m  B8 d
$ R' o3 R( y* n9 U* N/ v$ g
! z. ?' c0 o% A0 z' A該函數(shù)控制評估底板LED2每隔0.5s將狀態(tài)翻轉(zhuǎn)一次。工程設(shè)置的時鐘為100MHz（周期10ns），在for循環(huán)里計數(shù)值為100000000，用時為10ns x 100000000 = 1s。




' B  ~- [) J3 \3 A% e; z: _) kIP核測試

請參考本文檔HLS開發(fā)流程說明章節(jié)，完成IP核測試前的準備工作。


7 v" U- E, H, i- E# zHLS工程生成的IP核為led_flash_0。

1 M8 q: g- h! E( ]

3 A5 R: u; O4 A; u' n, n
​

( ^# u4 _% f! J' L6 r) X$ P0 y


9 R2 M2 C& Z9 K1 O1 f, H" f1 x加載.bit格式可執(zhí)行文件到評估板，即可看到評估底板的LED2進行閃爍。
' x6 d& R0 r1 J8 B' R* i


, o8 R. u1 c  t7 F" b% O# G
+ Y0 f7 x: Z' N/ o. x



編譯與仿真

% v$ P8 B0 X- ]8 F1 v請參考本文檔HLS開發(fā)流程說明章節(jié)，進行編譯。編譯完成后，進入仿真界面點擊進行單步運行，進入led_flash()函數(shù)。

. R+ H  ^8 L; y6 p% [
6 {5 k( P0 g2 r' g​
8 R8 H! x7 E9 E% |- ~6 O

​
2 a7 `# J/ D2 ?$ `! ~6 A$ u* I$ L& o; r

/ z* T. R* v, b/ L. V( C2 _6 e繼續(xù)點擊進入for循環(huán)，當i < 50000000時，*led_o等于1(true)。
$ B! u! U, `5 z& K, j7 [
5 M6 d; c6 w* I; @( e0 h0 |
+ h1 P9 w; v" o4 h4 w. o, a&#8203;

7 c. R3 z; ?8 }7 @' C
* O+ h' B6 C* i點擊全速運行或修改i的值為50000000，當i ≥ 50000000時，*led_o等于0(false)。

2 H/ p( Z2 }9 U: A( n9 F& B3 J1 D
&#8203;
9 x  X' n5 V) q3 X. Z$ @

更多推薦

# L  l- O! t. TTL6678ZH-EVM評估板（C6678 + ZYNQ，地表至強，多核DSP +多核ARM +FPGA�。�

3 p8 W  s5 Q0 n& y# w* l8 z- L
&#8203;
, j" s: A( C  u0 q9 k* x
$ [* Y  {) C# E- U. G" ~
/ y, l7 {  M, n/ L$ A% O+ j0 ~
- M6 |: p  L$ Y# }+ P
/ r6 F5 B% u. h* G2 T5 T; n( k基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計的高端異構(gòu)多核評估板。

5 h+ o( n, J/ b' T9 H* r
9 A! z! W* j  P% K* u- A  A$ J! aTMS320C6678每核心主頻可高達1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。
1 I9 E. T- d" U9 E. _- A

+ m' l6 K- Z! x% S9 u引出雙路CameraLink、雙路SFP+光口、四路千兆網(wǎng)口、雙路SATA、雙路PCIe、四路USB、雙路CAN、雙路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。
$ z2 v4 W! K+ ]; b' X



& |/ g' o3 x9 P+ xTLIMX8-EVM評估板（i.MX 8，，4核ARM Cortex-A53！）
9 J6 w9 D" ~, w# h

&#8203;
. `2 D5 d/ y' X0 i+ g
& a4 J, p5 O. H' |9 X# r
5 i4 U6 }. {  K+ H基于NXP i.MX 8M Mini的4核ARM Cortex-A53 + 單核ARM Cortex-M4多核處理器設(shè)計的高性能評估板，每核主頻高達1.6GHz。


引出MIPI CAMERA、MIPI/LVDS LCD、HDMI OUT、LINE IN/OUT、PCIe、FlexSPI、USB、RS485、RS232、千兆網(wǎng)口、百兆網(wǎng)口等接口
5 V9 y+ H) H# \6 Q$ c4 u- s


% V' ]$ g$ R6 V* s