在pcb設(shè)計的時候，很多時候需要一些網(wǎng)絡(luò)的線是基本一樣的，如果一個網(wǎng)絡(luò)對應(yīng)一個規(guī)則，少數(shù)幾個還好，那10個甚至幾十個；這樣需要的規(guī)則太多，對設(shè)計非常不利，下面就來教教大家如何設(shè)置多個網(wǎng)絡(luò)的規(guī)則。

在pcb設(shè)計的時候，有時候兩個板子，甚至多個板類型相同，這時候，對其中一個已設(shè)置好的規(guī)則進(jìn)行挪用；能夠節(jié)省我們不少的時間與精力。下面就來和大家講解下在AD軟件中怎樣對規(guī)則進(jìn)行導(dǎo)出與導(dǎo)入：

Altium Designer生成PCB坐標(biāo)文件的方法

Altium Designer中各種柵格（grid）的意義

打開原理圖，選擇Tools---->Parameter Manager；

首先把需要內(nèi)縮和外擴(kuò)的外形圖設(shè)置在信號層（比如TOP），把線寬改為0mil（方便計算）。

老版本的AD不卸載，在老版本的基礎(chǔ)上升級到新版本。推薦采用后者。因為后者速度很快、不需要破解軟件，操作簡單，成功率高。

AD的pcb設(shè)計文件并不能直接轉(zhuǎn)換成allegro的pcb板，常用的方法是AD→PADS→Allegro

PCB設(shè)計中，絲印調(diào)整是比較費時的事,最近很多學(xué)員問到Allegro能不能像AD一樣自動調(diào)整絲印，其實Allegro提供了一個自動調(diào)整絲印的工具，可以自動調(diào)整絲印的方向、位置，大大提高了絲印調(diào)整效率。

PCB設(shè)計時，有時候需要在不增加PCB走線寬度的情況下提高該走線通過大電流的能力（載流能力），通常的方法是給該導(dǎo)線鍍錫（或者上錫）；下面以在PCB頂層走線鍍錫為例，使用AD09軟件，簡單介紹如何走線上錫處理：

用垂直分割，而此處的模塊也可能是由幾個更基礎(chǔ)的模塊構(gòu)成，一路延續(xù)下去，就形成金字塔型的層次化結(jié)構(gòu)

MARK點開窗，且鋪銅時能自動避讓

快速調(diào)整絲印

room 規(guī)則

cadence16.X版本破解成功后，不用重啟，就能正常運行程序。但有可能出現(xiàn)重啟電腦后，打開cadence時提示找不到license的情況