扇出型晶圓級(jí)封裝：實(shí)現(xiàn)異構(gòu)集成的關(guān)鍵技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
8 f: R  F9 S$ g- S+ A扇出型晶圓級(jí)封裝（FOWLP）是近年來備受關(guān)注的先進(jìn)封裝技術(shù)，能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。本文將概述FOWLP技術(shù)、關(guān)鍵工藝步驟、優(yōu)勢、挑戰(zhàn)和新興趨勢[1]。

+ S) u5 h0 @6 X* EFOWLP簡介
5 a% t$ h; W2 K2 iFOWLP在傳統(tǒng)晶圓級(jí)芯片尺寸封裝（WLCSP）的基礎(chǔ)上，允許重布線層（RDL）延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個(gè)主要優(yōu)勢：

提高I/O密度和布線靈活性

改善熱性能和電氣性能

能夠集成多個(gè)芯片和無源元件

減小封裝厚度
[/ol]
* }1 x" D- r. P圖1展示了FOWLP封裝的基本結(jié)構(gòu)。
) s' }5 m2 t" B" l, ^3 O

圖1：扇出型晶圓級(jí)封裝的基本結(jié)構(gòu)示意圖，顯示RDL延伸至芯片邊緣之外。
. Q5 Q7 g* h2 r* G

& F; M4 N# g& y% Q7 R關(guān)鍵工藝步驟
3 d! Q& u( h* I9 j6 F! I& F% BFOWLP的主要工藝步驟包括：

晶圓切割：將制造好的晶圓切割成單個(gè)已知良好芯片（KGD）。

芯片放置：將KGD以特定間距拾取并放置在臨時(shí)載體晶圓上，以實(shí)現(xiàn)扇出。

模塑：注入環(huán)氧模塑料（emc）填充芯片之間的空隙，形成重構(gòu)晶圓。

載體移除：去除臨時(shí)載體，露出芯片的有源面。

RDL形成：沉積和圖案化多層介電質(zhì)和金屬，形成RDL。

球焊：放置焊球以實(shí)現(xiàn)二級(jí)互連。

切割：將重構(gòu)晶圓切割成單個(gè)封裝。
[/ol]
圖2說明了這些關(guān)鍵工藝步驟。


* e% N+ ]  v( z* A  G  B. d" ^圖2：芯片優(yōu)先、芯片面朝下FOWLP工藝流程，展示從晶圓切割到最終封裝切割的關(guān)鍵步驟。

; _. q0 _  f3 {$ ?芯片優(yōu)先與芯片后置方法
FOWLP有兩種主要方法：
- |7 J; s; ]% `" O; R
4 a+ w2 y  d7 ?7 F) v1. 芯片優(yōu)先：在形成RDL之前將芯片嵌入模塑料中�？蛇M(jìn)一步分為：

芯片面朝下

芯片面朝上
( m4 Q7 V( w* R: K1 @1 d2 X% b% ^: C3 n
% i: ]9 e& h% U$ f0 }2. 芯片后置（RDL優(yōu)先）：在芯片附著之前在載體上形成RDL。

& [5 A& j) E5 A- Z每種方法都有各自的優(yōu)勢和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應(yīng)用，而芯片后置方法更適合非常高密度的RDL。
7 h( c( D8 v& X' N6 i! a8 D( I
RDL形成
RDL是FOWLP的關(guān)鍵元素，提供扇出互連。RDL形成的主要考慮因素包括：
/ s" s' f8 c- s1 }6 T. t5 r/ E$ @

介電材料選擇（如聚酰亞胺、ABF）

金屬沉積和圖案化技術(shù)

通孔形成

線寬/間距能力

2 k$ ^  v, Y1 t圖3顯示了典型多層RDL結(jié)構(gòu)的橫截面。
" n. N  c- x/ w! b. V& C
' N$ u* s% B6 C. b1 Q  ^
' K1 R( ?& a- ]3 u$ k( e1 h圖3：FOWLP中多層RDL結(jié)構(gòu)的橫截面SEM圖像，可見銅跡線和通孔。
' [8 g; B& J5 ~2 e
+ [$ ]" ^" {8 V板級(jí)封裝
為提高制造效率，正在向更大尺寸的板級(jí)扇出封裝發(fā)展。這允許同時(shí)生產(chǎn)更多封裝。
, U0 _# _- n% s2 L
4 r+ ?1 ~5 d' a圖4顯示了用于扇出封裝的大型板的示例。
. H  ^9 N+ v1 p

圖4：用作板級(jí)扇出封裝臨時(shí)載體的大型玻璃板（515mm x 510mm），可提高生產(chǎn)效率。
7 a* x$ o! q. `
1 t' i0 V4 @# m. s  y異構(gòu)集成
FOWLP的一個(gè)主要優(yōu)勢是能夠?qū)⒍鄠�(gè)芯片和組件集成到單個(gè)封裝中。這種異構(gòu)集成能力實(shí)現(xiàn)了：
5 s  b8 ]' d! L) Q' G

尺寸縮小

性能提升

成本優(yōu)化

定制解決方案
( ~" W) ^0 B0 m: U# y( I  s' i' v
圖5說明了使用FOWLP進(jìn)行異構(gòu)集成的示例。

! s. h$ X( I/ Q3 P5 o
" O4 t2 w& L- }% X圖5：在扇出基板上集成多個(gè)芯片的異構(gòu)集成，展示了在單個(gè)封裝中組合不同組件的能力。
+ `# [  ?/ l2 s6 `1 |7 J2 C
混合基板
5 K9 P" k9 ~* l. D0 ]# X6 h( {+ n% x對(duì)于非常高密度的應(yīng)用，正在開發(fā)將有機(jī)中間層與建立基板相結(jié)合的混合基板。這種方法提供：

超細(xì)線/間距RDL

改善電氣性能

芯片I/O間距與PCB間距之間的橋接

; O8 G+ M, K( [圖6顯示了混合基板的結(jié)構(gòu)。
" a/ U  M0 w! g2 [3 @

圖6：混合基板結(jié)構(gòu)，結(jié)合了具有細(xì)間距RDL的有機(jī)中間層和建立封裝基板，用于高密度異構(gòu)集成。
) w2 U* F. ^6 `
  |$ {7 B9 ~3 n5 d( J% B) y8 f主要挑戰(zhàn)
FOWLP技術(shù)面臨的一些主要挑戰(zhàn)包括：
1. 翹曲控制：材料之間的CTE不匹配可能導(dǎo)致翹曲問題。
' O. p( P* D. F/ q' m2. 細(xì)間距RDL形成：實(shí)現(xiàn)超細(xì)線/間距具有挑戰(zhàn)性，特別是在大尺寸板上。
3. 已知良好芯片（KGD）的可用性：獲得KGD對(duì)維持良率非常重要。
$ R6 T; M6 A: O7 l. i  R% E4. 熱管理：對(duì)于高功率應(yīng)用，散熱可能成為問題。
7 i: {$ U7 y5 {( y8 Y5. 可靠性：確保在各種使用條件下的長期可靠性。
" w; N6 Y( [2 @4 u7 B5 \$ ^& f$ [
4 d0 q7 L; ?6 f; J1 ^4 W可靠性測試
2 s5 g! P  K+ z4 T8 G: R% m3 }8 E' ]  y對(duì)FOWLP封裝進(jìn)行嚴(yán)格的可靠性測試必不可少。常見的測試包括：

熱循環(huán)：評(píng)估焊點(diǎn)可靠性

跌落測試：適用于移動(dòng)應(yīng)用

濕敏度：評(píng)估封裝穩(wěn)健性

圖7顯示了熱循環(huán)測試結(jié)果的示例。


圖7：扇出封裝在熱循環(huán)條件下焊點(diǎn)可靠性的韋伯圖。
, l, i& A7 G3 h! I
1 g  v+ W& B) K0 E4 W" t; \仿真和建模
有限元分析（FEA）廣泛用于模擬和優(yōu)化FOWLP設(shè)計(jì)。重點(diǎn)關(guān)注的領(lǐng)域包括：
4 z# I# F; I6 d( S0 b9 w( X; ?: s

翹曲預(yù)測

應(yīng)力分析

熱管理

電氣性能
) @  X# x! \/ `
圖8展示了用于熱-機(jī)械仿真的FEA模型。


圖8：用于熱-機(jī)械仿真的異構(gòu)集成封裝有限元模型，用于預(yù)測關(guān)鍵區(qū)域的應(yīng)力和應(yīng)變。

新興趨勢
* i; M' M( l9 M4 x7 KFOWLP技術(shù)的新興趨勢包括：
1. 板級(jí)封裝：轉(zhuǎn)向更大尺寸的板以提高效率。
2. Chiplet集成：在封裝中組合多個(gè)較小的芯片或"chiplet"。
3. 2.5D/3D集成：垂直堆疊芯片以增加密度。
4. 嵌入式組件：在封裝內(nèi)集成無源和有源組件。
5. 先進(jìn)材料：開發(fā)新的模塑料、介電質(zhì)和導(dǎo)電材料。
4 [0 m2 f7 _' S3 i! k5 @
# d% r/ X' F5 t. [應(yīng)用
FOWLP在廣泛的應(yīng)用領(lǐng)域中得到使用，包括：

移動(dòng)設(shè)備

汽車電子

物聯(lián)網(wǎng)（IoT）設(shè)備

人工智能（AI）加速器

高性能計(jì)算
: m; _6 @0 X4 _: `! U' Y6 ~. L  O
異構(gòu)集成能力使FOWLP特別適合系統(tǒng)級(jí)封裝（SiP）解決方案。

% p" v/ Q6 O7 D  X: _* g4 k. t結(jié)論
扇出型晶圓級(jí)封裝已成為實(shí)現(xiàn)異構(gòu)集成和先進(jìn)電子系統(tǒng)的關(guān)鍵技術(shù)。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應(yīng)用。雖然仍面臨挑戰(zhàn)，但材料、工藝和設(shè)計(jì)工具的持續(xù)發(fā)展正在擴(kuò)展FOWLP技術(shù)的能力。

5 U( f6 o7 g9 X3 b- F  E隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實(shí)現(xiàn)更高水平的集成和性能，F(xiàn)OWLP有望在滿足這些需求方面發(fā)揮越來越重要的作用。向板級(jí)封裝的趨勢和混合基板的開發(fā)正在為超高密度集成開辟新的可能性。
( O2 G5 c& c# j2 D( X4 K  Z8 G, |
研究人員和制造商不斷推動(dòng)FOWLP的可能性邊界，改進(jìn)線/間距能力，增加板尺寸，開發(fā)新的架構(gòu)。隨著技術(shù)的成熟，我們可以期待看到FOWLP在廣泛的應(yīng)用領(lǐng)域中實(shí)現(xiàn)更先進(jìn)的異構(gòu)集成解決方案。


參考文獻(xiàn)
" Z& \; N+ p! j/ f1 e0 ^5 G/ {[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.

- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
, i: {. X) I" n# t" s0 k- x; z
. x" z2 p7 G0 I+ [% |# K2 G" x歡迎轉(zhuǎn)載

/ g4 F, @# l, Y/ F8 T轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

# m5 G6 X# r0 Z2 s) I% k



關(guān)注我們

* Z8 i, |6 S+ u* _' j! N# ^

& Y. d5 {6 ]8 S  t3 O1 W 8 c: e" h' Y  {; D3 g; _, H

                     
* i9 Y, z' o, _3 j% W+ R: }6 d
# n% E% q9 Z  B
7 {2 Z& k% K: M* ~4 ]. C  {
2 @: K5 {- y- u3 b- O/ K8 d7 F關(guān)于我們：
* O7 b: n; m0 P) G* ^) e深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）