劉強(qiáng)-四片DDR（菊花鏈）模塊的pcb設(shè)計(jì)作業(yè)

王德法

ddr相對(duì)于CPU對(duì)稱(chēng)式布局，濾波電容靠近IC管腳進(jìn)行擺放。地址線、控制線、時(shí)鐘線是單向傳輸，串聯(lián)電阻靠近控制器端，數(shù)據(jù)信號(hào)線分為高八位和低八位，并加上地址掩碼信號(hào)，每組分別11根，同組同層進(jìn)行走線，單端信號(hào)控制50歐姆阻抗，差分信號(hào)控制100歐姆阻抗，信號(hào)線之間保持3W原則。

cesc

這各距離可以放近一點(diǎn)