劉強-四片DDR（菊花鏈）模塊的pcb設計作業(yè)

王德法

ddr相對于CPU對稱式布局，濾波電容靠近IC管腳進行擺放。地址線、控制線、時鐘線是單向傳輸，串聯(lián)電阻靠近控制器端，數(shù)據信號線分為高八位和低八位，并加上地址掩碼信號，每組分別11根，同組同層進行走線，單端信號控制50歐姆阻抗，差分信號控制100歐姆阻抗，信號線之間保持3W原則。

cesc

這各距離可以放近一點