RS485基本原理，電路、防雷、layout及設計要點

硬件筆記本

點擊上方名片關注了解更多
# ]. s6 [8 `, x" y6 \! w4 T4 Q
0 a* w  W6 f, ]" c' {
* f0 m. f; |# I! _1 ]$ n2 m什么是S485？
# x) w* D8 K& l3 }3 g+ }$ \
RS485是半雙工通信，半雙工通信指的是通道在一個時刻只能處于接收或者是發(fā)送。RS485的特點是支持多節(jié)點傳輸、傳輸距離遠、抗干擾能力強，RS485可以連接多個485設備，信號的速率可達到10Mbps。通過AB兩線之間的壓差來判斷是邏輯電平1或者邏輯電平0，當AB間的電壓差大于200mV時為高電平1，小于200mV時為邏輯電平0。一般會在首末兩端接120Ω電阻，其作用是進行阻抗匹配，消除信號反射。


2 R2 K) F$ _6 r; H0 NRS485硬件電路設計
4 m# [. B4 C. @, F6 ?
RS485電路設計可以分為隔離型和非隔離型，下圖是非隔離型電路，B端接到GND下拉，A端通過上拉電阻為高電平，是為了保證A和B之間的壓差大于200mV。DE和RE引腳是發(fā)送和接收使能，RE為低時，為接收使能；DE為高時，是發(fā)送使能。應用中一般是兩者連接在一起，通過IO口（RS485_EN）控制，因為芯片要么是處于接收，要么處于發(fā)送，因此在發(fā)送數(shù)據前，給RS485_EN信號為高電平，接收數(shù)據就給低電平。

) K+ u5 t7 A0 ]$ B# {- y# |/ LRS485自動收發(fā)電路硬件設計

自動收發(fā)電路相比較普通的485電路，區(qū)別在于多一個晶體管控制485的使能引腳。R9限流電阻一般是4.7K，R8上拉電阻一般也是4.7K，使能引腳在晶體管沒有導通時被上拉。

' c1 w# O5 A  N8 a, @
接收數(shù)據時：接收數(shù)據引腳是芯片的第一引腳也就是網絡標簽RS485_RX，在接收數(shù)據過程中，RS485_TX引腳保持高電平，VGS為高電平，NPN三極管Q1就導通，RE和DE相連的引腳通過晶體管下拉到GND，此時接收使能，處于接收狀態(tài)。
; f1 r, H, H  [5 d- @2 Q
發(fā)送數(shù)據時：發(fā)送數(shù)據引腳是RS485_TX，應該RS485_TX發(fā)送1，晶體管導通，RE和DE的電平為低，RS485收發(fā)芯片沒有打開，由于常態(tài)下485為高電平，此時數(shù)據就是高；當 RS485_TX發(fā)送0時，晶體管不導通，此時485收發(fā)芯片的發(fā)送使能為高，DI由于一直被下拉到GND，所以發(fā)出去的數(shù)據為0。這樣就實現(xiàn)了485的自動收發(fā)。
8 d: ~6 }" V7 P, t: _: ~( J
發(fā)送具體解析：
9 N4 f% M7 T  l: D- K" |8 URS485_TX 發(fā)送1，VGS高電平，NPN三極管導通，使能引腳是低電平，發(fā)送失效，接收使能，處于接收狀態(tài)。由于SP3485芯片的AB引腳是高阻狀態(tài)，R4把A拉高，R5把B拉低，所以AB傳輸?shù)氖?。即RS485_TX發(fā)送1時，AB引腳發(fā)送1。

RS485接口防雷電路設計


接口防護電路
L1是共模電感，共模電感衰減共模噪聲，增強抗干擾能力，一般選擇120Ω/100MHz。C3電容的作用是為了隔開接口地和數(shù)字地，一般選擇1000pF。為了達到emc防護要求，差模信號2kV，共模信號6kV，在接口處會預留上氣體放電管、熱敏電阻、TVS管組成防護電路。
/ t* w+ k1 m" p* C! d1 T% G1 x. H# c
RS485接口電路PCB的GND設計
6 q8 u2 S( s; I/ n# J
( |) J& t% a) t虛線處的防護器件要盡量靠近接口，擺放緊湊整齊，先放防護器件再放濾波器件。
9 _* c( S5 Z% u7 z9 w
, L$ A7 A) ^# D5 M; {RS485接口電路設計通常涉及到幾個關鍵要素，包括信號傳輸、電氣隔離、噪聲抑制、保護措施以及電源和控制邏輯設計等。

4 w( X$ Z9 G- E$ T2 [關鍵要素
* i, k! J, x: ]: L
信號線選擇與布線? 使用一對雙絞線作為差分信號線（A和B），通常選用屏蔽雙絞線電纜以減少電磁干擾。? 保持A和B線長度盡可能相等，以減少信號延遲差異，保證信號的完整性。共模電感和濾波? 在信號線入口處加入共模電感L1，用于抑制共模干擾，推薦阻抗范圍為120Ω/100MHz ~ 2200Ω/100MHz。? 可能還需要并聯(lián)去耦電容和TVS管等元件，進一步提高抗干擾能力。收發(fā)器芯片選擇? 常見的收發(fā)器芯片有SP3485、MAX485等，它們將TTL/CMOS邏輯電平轉換為RS485差分信號。? 需要關注RE、DE以及RO等控制引腳的連接邏輯，通常RE和DE可以連接在一起通過單個控制信號控制發(fā)送/接收模式。偏置和終端電阻? A信號線可能需要上拉電阻（如10kΩ至4.7kΩ），以確保在空閑時的電壓狀態(tài)，B信號線可能需要下拉到GND。? 在總線的兩端或適當位置放置120Ω終端電阻，以減少信號反射和改善信號質量。防雷擊和浪涌保護? 可以在信號線上添加TVS管和/或自恢復保險絲，用于過壓和浪涌保護，提高電路的魯棒性。? 對于高風險環(huán)境，考慮加入6kV以上的防雷擊保護電路設計。EMC設計? 保證良好的接地設計，特別是接口地的處理，有時單板地與外殼直接連接，通過1000pF電容耦合。? 電路板布局時注意電源和信號線的分離，減少交叉干擾，增加濾波和退耦電容。控制邏輯? 根據應用需求，設計控制邏輯電路或使用MCU控制發(fā)送使能信號，實現(xiàn)自動或手動切換。? 對于自動收發(fā)電路設計，可能需要更復雜的邏輯來自動管理發(fā)送和接收狀態(tài)，以適應不同通信場景。
RS485接口設計不僅關注電氣特性，還需要綜合考慮EMC、可靠性、安全性等因素，確保在復雜工業(yè)環(huán)境中的穩(wěn)定通信。
/ c0 e! Q; a& C

7 e+ i/ {+ b3 r/ I2 C聲明：
  U0 B1 w. ]# e. ]聲明：文章來源網絡。本號對所有原創(chuàng)、轉載文章的陳述與觀點均保持中立，推送文章僅供讀者學習和交流。文章、圖片等版權歸原作者享有，如有侵權，聯(lián)系刪除。投稿/招聘/推廣/宣傳 請加微信：woniu26a推薦閱讀▼
電路設計-電路分析
7 N. o! R* c. n3 `! o8 zEMC相關文章
, |* ?0 B0 ~* B% u0 G電子元器件
后臺回復“加群”，管理員拉你加入同行技術交流群。