Kintex-7、Zynq-7045/7100評估板如何實(shí)現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言
: J8 N. N5 @& K9 N


0 e* Q+ {; i1 \! W8 c$ hSDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。

​
6 q/ @* y8 n1 q/ O) ~; h2 \

* C' [* T. n, a, N+ M
0 Y+ p; R& H2 g: Z% B
  P) m6 M6 m8 \+ {# q3 a% S9 `7 cSDI接口優(yōu)勢：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX總線，僅需1對GTX，而HDMI則需要3對GTX。CameraLink接口由于走LVDS信號，Base模式下需要11對LVDS信號，F(xiàn)ull模式下需要22對LVDS信號，消耗IO數(shù)量比GTX SDI多了很多。
3 E4 K8 l# X+ f# D(2) 傳輸更穩(wěn)定
  e) W2 J1 Z1 `  G相較于HDMI接口，SDI接口的自鎖扣設(shè)計更加穩(wěn)定可靠，不易脫落，不會因人為因素造成信號中斷。
(3) 傳輸距離更長
" ^* g* m8 [# J' p串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點(diǎn)是通訊線簡單。只要一對傳輸線可以實(shí)現(xiàn)雙向通信，特別適合于長距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
(4) 成本更低
  Y+ C5 ~% J7 c* T8 ], x) j3 ^$ y- f! X/ cSDI接口平均每米價格約為4元，相較于HDMI接口的平均每米價格約為10元，SDI接口成本更低。

) H  K1 z$ n. k" {5 a
創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過FMC視頻模塊已實(shí)現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。
6 y2 {4 r; ]& i
" }& g; ?1 Y& f% B+ `9 f* p  M* S; D
4 Z# v0 j' o2 D1 U; G6 _# C2 F  y
+ E) j& C; Q+ C8 f" ~
●硬件平臺


9 P* \4 G1 K6 s: g
) ^  a5 p$ }% `" u1 e" C1 TLK7-EVM評估板

本文基于創(chuàng)龍科技TLK7-EVM評估板、TL2971A/2972F視頻模塊進(jìn)行演示。
TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗(yàn)證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
評估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評估與技術(shù)預(yù)研。
2 z6 b3 ?7 ]1 M- y! b可申請TLK7-EVM評估板進(jìn)行快速評估，點(diǎn)tronlong.com/Product/show/93.html，免費(fèi)哦！
9 t( r2 J  {$ S5 E. k3 |​

2 g8 T" q/ H% R5 N5 z
TLK7-EVM評估板


- @9 ~* H9 s; N# X" g8 D
2 TL2971A/2972F視頻模塊
( [+ t: n5 s1 L. B5 k
! d& O$ P0 Z6 n+ a6 D& X) E' P2 gTL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評估板配套使用。以下為此模塊特點(diǎn)：
（1）通過GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（2）通過GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
$ y: t; ~7 }# X! m（3）通過GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（4）通過GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
​

/ d- f& R1 C5 n3 Z9 O' O+ H
TL2971A/2972F視頻模塊
; ~' g7 A9 _1 X


/ W2 h" h9 b& ^4 R: K! L, F1 C
/ ^: f5 Q0 O6 _
5 }; [0 g2 d' l7 V" Y. t
# T5 ?) N2 _2 \; @●案例功能


3 t; |& z, ]; u9 y
本案例為通過GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請期待。
- Q% ~/ m% V! T3 d6 M: z, Q/ G案例功能：評估板通過FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)：site.tronlong.com/pfdownload獲取。
( a9 Y# n) Q3 M# U$ n' ~8 ?/ L: x

開發(fā)案例主要包括：
l CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
" R. r7 Z( J( Gl 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
) ^9 i4 ^/ Q; I1 i- c9 @  p; n+ fl AD9361軟件無線電案例
l UDP(10G)光口通信案例
l UDP(1G)光口通信案例
3 H4 r  K1 s* |0 vl Aurora光口通信案例
l PCIe通信案例

( X8 c1 Y: W* j0 Y6 I

' j+ E: W6 V1 }" c% K●案例演示

. c1 u! G3 W+ p3 r將創(chuàng)龍科技的TL2971A/2972F模塊連接至評估板FMC1接口，評估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
5 y' t* X3 o0 Q* F  l$ s準(zhǔn)備一臺擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。
6 r$ @4 N, T2 L  f4 C6 F" L, j
+ ^8 E$ ^5 Z9 d1 a( j
) k2 V0 b3 Y; y1 O  O6 ~5 r通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號：3G SDI TO HDMI Audio）的INPUT接口，再通過HDMI數(shù)據(jù)線將一臺HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。

1 ]6 d( H: _/ V+ k. |& a: L! A


​
" A9 p+ |9 q- D; y8 v! {3 v
( ]8 t$ t7 ~) k6 d+ Y
​
; @( Q  V( d. R' c; l, o
0 Z6 t5 c5 _- \5 K" W
9 u- `$ f* I7 _, F' R. _" l4 A+ W/ }

運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。
7 j1 J' p! q3 k+ i8 B
9 _' m1 ]# B( V  D; ~6 [
​
: ^( E. k: t) |* u

! L/ H( b/ w6 a, B! N
- A" s5 B( c8 a
5 C4 |1 q6 U+ N* ]​


- r# |' g( Z7 r+ Y7 Z此時，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
2 D( s2 |- |+ }4 S' n​


% p; L9 o- j& G( F) R​
% P2 E# B( r! Q! d$ `5 d

●關(guān)鍵代碼(MicroBlaze)

! Y7 T, w0 S. M' c; u4 `  ]MicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說明如下。


(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
& Z' r1 ~* t5 L6 Z& b; |8 v​
5 ^4 b) B% r, i6 d9 a● IP核配置

1 VDMA IP核

本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
- O& i+ G4 g" T* T9 bVDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說明如下。
（1） Frame Buffer配置為3個。
（2） Write Burst Size、Read Burst Size均配置為16。
（3） 讀通道的Stream Date Width配置為24。
0 z+ M/ }; z, H/ |3 ]* \1 P（4） 讀/寫通道的Line Buffer Depth均配置為1024。
​


; z  m' {- D0 Z: m" j( \5 M（5） 點(diǎn)擊Advanced，保持默認(rèn)配置，即可避免VDMA同時讀寫同一個Buffer，造成視頻數(shù)據(jù)傳輸亂碼。

) |2 I( E7 K( l8 T! b
​
. m6 C& ^* M" ?8 |& [

  V  e- W; s# y) a$ k) o8 ]. W2 Video In to AXI4-Stream IP核

本案例使用Video In to AXI4-Stream IP核將并行視頻信號轉(zhuǎn)換為AXI4-Stream視頻流。
- ^) \+ b  T2 i2 Y% l. ^) N

6 x8 M; B: o3 Y& {+ a- Q9 |9 O3 n" OVideo In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說明如下。
2 |* G# d% N4 x$ o- _# }' t5 i5 i
) |+ v+ g/ C$ T7 `' G0 f
3 y' o  q6 m( G: [* \0 w（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時鐘）。
​
- ?6 [) l% c# Q


5 F+ ?; k. b; G- M$ C; T' i
6 U9 S, P2 ?5 @& p3 AXI4-Stream to Video Out IP核
' d6 p4 w5 f9 o
) i7 E, B0 i. M) `( U本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號。
  R$ c9 _& w+ G, i$ p8 VAXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說明如下。
（1） 視頻格式配置為YUV 4:2:2。
  u1 D& O0 l5 u% k1 U- B4 [（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時鐘）。
​

7 U( @3 |5 ]: Q9 w
- `( D* I7 Q. J' c2 p) D4 VTC IP核
2 x$ L1 l7 W4 ~6 G" P: }
! H/ B: s4 |+ v, z1 M" |本案例使用VTC IP核產(chǎn)生用于視頻輸出的時序。
" a; @  I2 h6 ~9 Q( i% F/ iVTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說明如下。
（1） 點(diǎn)擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。
4 g4 ~1 E5 n2 d/ M- a1 v, m# k
5 G% C" ]! O8 d% j. W
% v' i+ S! ]. K& U* k' r2 l​
6 z  ]0 ?4 j4 r1 b. V

（2） 點(diǎn)擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
​

% X+ S- s2 }7 f( `( p7 w+ S& I* U9 x
$ [7 l8 A9 B9 O* m/ q; @3 x3 R5 Clocking Wizard IP核

本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時鐘（148.5MHz，對應(yīng)1080P60）。
/ j/ `" j7 C7 W' RClocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
8 a  Y/ ~) E/ F  z+ A$ x​


: I1 }2 S: t: R# D/ i7 M$ q
- F' P3 q7 U1 {9 N' X6 Q; I( \
6 a1 c- k+ U1 D" a3 L●Vivado工程說明
" W5 \6 n3 @3 s: A
) U7 I; G9 m6 h0 g" c$ J( N2 K點(diǎn)擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項(xiàng)，可查看IP核分配的地址，MicroBlaze可通過對應(yīng)地址對IP核進(jìn)行控制。
* Z& i1 t$ E) D6 `) ]& z​
8 s; a+ D! m0 q* E/ e' ^

3 E! X" g0 ~! VVivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說明如下。
) K/ W; _+ z. u1 t# x% s' H

（1） 定義模塊接口。
​
. K/ M3 n$ r- R
/ Q4 C# t! f7 M/ n% Z' b. w. t
（2） 使用STARTUPE2原語輸出復(fù)位信號。
4 v- L# R2 ]! u0 `, K' V! E​
0 D; \( |& b; x$ ]/ [8 ]



（3） 調(diào)用Block Design。
​
/ w! [& f* [6 ?* h$ ?2 @
  ]2 P7 H9 E4 i. c
: @0 P  E# G  i: [+ |; B​
) F1 Y  j2 J0 g7 k$ w& v
! A) I) q! @/ y