磁珠使用不當可能會使電源紋波變大

edadoc

作者：黃剛（一博科技自媒體高速先生原創(chuàng)文）
* e4 J% ]3 z$ {& f% j' k9 ?& d% g
7 h+ p3 u" k! k, p; H8 }PCB設計會存在各種大大小小的誤區(qū)，有的誤區(qū)很容易用簡單的理論進行解釋，有的卻顯得神秘而難懂。高速先生最近和粉絲們的互動中驚訝的發(fā)現(xiàn)，磁珠對電源紋波可能會存在反面影響這個誤區(qū)原來一直都是謎一樣的存在…
# H9 Z2 Y. }0 k/ ~7 _) P

5 m! v6 T) B5 }( h) S4 B
高速先生曾經(jīng)問過很多硬件的朋友們，為什么在轉換電源時要加磁珠，基本上我們得到的答案都是兩個字：隔離！的確，從硬件原理來說，磁珠放在電源轉換的前后級，的確能限制快速切換的電流帶來的紋波從前級擴散到后級，從而把紋波局限在某個范圍，不會擴散到該電源的全部區(qū)域，然而真正實踐起來的時候，結果可能會讓你大跌眼鏡。
1 v0 Z# J- g/ c; X) Y
: l8 R5 z) m+ Y: H4 ?
" w- A4 C0 p9 W0 C  T) q( B* b
這個高速先生接觸過的一個有意思的案例，客戶找到我們來做debug。既然是做debug，顧名思義就是板子的調(diào)試出了問題，然后想讓高速先生幫忙找到原因咯。
7 f+ p0 Y0 @) v. ]  @

2 A+ G* G3 X6 M: s+ S; \2 t
( X9 P: T. @: P) j  f客戶的PCIE信號總會偶爾存在通信失敗的問題，客戶定位到是PCIE電源的紋波過大的原因造成的�？蛻粢蔡峁┝怂麄儗﹄娫吹�測試波形，如下所示，峰峰值達到160mV。
1 Y0 @; A; R& g9 C' d


8 ~8 Q  D; @% x' |" `2 D+ ?然后我們打開客戶的原理圖和PCB設計，發(fā)現(xiàn)是一個從1.8V主電源通過磁珠轉換得到的PCIE電源。1.8V是通過DC-DC電源芯片從高電壓轉換而來的，我們看到前段的濾波設計是做得不錯的，在電源輸出端放上了大電容（uF級），符合我們常規(guī)的設計。
0 S/ f  \' v& w) t! t
: `9 b3 _9 x+ U  @, k

那么問題到底出在哪里呢？為什么轉換后的電源紋波會變得那么大？我們把測試到的紋波轉換到頻域來看，發(fā)現(xiàn)大多數(shù)紋波的頻率分量都在450kHz，這個數(shù)值讓高速先生想起了DC-DC電源的開關頻率也在這個范圍。果然，一查下該電源芯片的datasheet，發(fā)現(xiàn)和電源芯片的開關頻率是很接近的，因此高速先生懷疑是開關噪聲通過鏈路帶給了這個轉換后的電源。然后我們對該電源鏈路進行一個頻域的仿真，從仿真結果可以看到，經(jīng)過該磁珠之后，該電源在450kHz附近出現(xiàn)了明顯的反諧振點。
3 T  _3 l, o5 D4 g+ s$ Z
3 S2 J5 w- v( e# I& {9 D- A  n: e

+ I  J; {/ ^8 Q3 l9 d從頻域仿真的結果表明，使用該磁珠和后面的電容配合進行濾波和隔離后，由于本身磁珠和電容的效應，的確是能濾掉高頻的紋波分量，但是卻會在kHz的頻段出現(xiàn)反諧振點，如果剛好電源的開關頻率產(chǎn)生了這個頻段的噪聲，實際上噪聲會一直傳遞到電源的接收端，不能被濾掉之類，還會把噪聲的幅度提高。
. ]! j9 I) C$ x  p! t$ F: Y
1 K% c) p6 h* @6 q" a
9 p! r- u7 E5 P, n' F1 i' Y
關于電源濾波這個原理，在文章這里就不展開了，大家可以去觀看高速先生隊長親自拍攝的視頻，獲得更多的知識點哈。
- I- I7 H9 F3 M4 S
https://www.bilibili.com/video/BV1p54y1U7Cc

, c( Y: K3 C- M+ g那我們繼續(xù)往下講哈，大家都知道高速先生的風格，喜歡把一個案例講到極致。還是那句話，很多硬件工程師都不太喜歡用頻域去看問題，那我們更形象的對該紋波進行時域的仿真。我們假定在電源芯片的輸出端產(chǎn)生了450kHz的噪聲，峰峰值50mV，如下所示：

1 K) R. \2 ~) o- E9 c3 W
: o8 B3 L) C8 i) Y4 M; a
5 g- k: T  z8 ?那么大家能猜想到接收端的電源會產(chǎn)生多大的紋波嗎？

( ]* u9 D1 U3 D7 o1 ~+ ^2 g

會比噪聲小一丟丟？會基本上濾掉？還是。。。對！不僅不會濾掉，還會增大�。�！



是的，就是這個效果。

0 t- b# E, v( O5 B6 T. \' y, ]
那么可能還有很多朋友還會問兩個問題，一是為什么會這樣呢？二是要如何解決呢？要是講到這里就停下，我猜很多粉絲會有意見，那么高速先生就繼續(xù)往下講哈。
1 @$ l8 L; J8 b
8 X& P  J$ ]% ^; s

9 n. z2 a# E8 {. W9 L: r$ V原因的話，我們知道，磁珠其實和電感是類似的，在高頻時表現(xiàn)為高阻抗的物體，因此電感和電容會在某個頻點發(fā)生反諧振，這是跟電容和電感的具體容值感值是有關系的，本文的例子中，我們在磁珠后面添加的是比較小的電容，因此配合到這一款磁珠的屬性，剛好會在幾百kHz處產(chǎn)生了諧振點，更不巧的是，剛好電源的開關噪聲在這個頻段，因此就產(chǎn)生了本文的這個案例了。
% e) e  l# y1 i4 g1 |5 |

& @' Y% `. r7 n! b" Y1 q
" y" C5 ]" ]: ?最后再說一下本案例的解決方法哈，我們知道了產(chǎn)生的原因之后，就把其中一個電容換成更大的10uF的電容。
0 c' }- L! T% s% h* b! j; O1 `" A

5 N" g1 \/ e- j  I9 H
從仿真結果來看就能有很明顯的優(yōu)化，完全消除了這個反諧振點。

- j4 R- S% ]; J+ i( r  `6 R

當然也成功幫助客戶解決了問題，PCIE的通信就不再出問題了，這時候再讓客戶測試下噪聲的話，也變得比較小了。



8 {/ d6 i" k3 B, C

5 i; Z, d1 T1 u, ?& K

  h- O7 H% k( a% c9 \
) ]. R4 [6 G# m" N
3 C1 c0 L  P4 h0 V( F$ `4 q2 h8 U' C


7 `9 a/ I$ M- _

+ d- i5 ~, ]# i/ G" ?. L' v
6 Z1 `/ J! W" h
) R. G% b: F; J



! ?2 S6 Q" t% l* W1 y& G





. o' y6 x  v8 d4 N6 c7 N* A3 q
- Z: k3 p  d  \/ T. z; x
7 p  v, V% {7 \' i+ ]

/ u- ]6 G: }$ T8 w
% Y) E9 F$ g' v4 f- u2 a
0 K7 ~. R/ P7 e( T# ~( A