利用3D光電子技術(shù)實(shí)現(xiàn)超低能耗、高帶寬密度的芯片數(shù)據(jù)鏈路

逍遙設(shè)計(jì)自動(dòng)化

引言
在人工智能（AI）和先進(jìn)計(jì)算的時(shí)代，芯片間高效數(shù)據(jù)通信的需求比以往任何時(shí)候都更加迫切。雖然AI芯片開發(fā)速度迅猛，但連接這些芯片的網(wǎng)絡(luò)卻落后了，這成為了擴(kuò)展AI性能的重大瓶頸。本文探討了突破性的方法，通過使用3D集成光電子技術(shù)來解決這一挑戰(zhàn)，實(shí)現(xiàn)超低能耗、高帶寬密度的芯片數(shù)據(jù)鏈路[1]。


芯片間通信的挑戰(zhàn)
3 @- O$ k& l; t, o, r隨著AI硬件不斷發(fā)展，計(jì)算速度和通信帶寬之間的差距顯著擴(kuò)大。在過去二十年中，芯片計(jì)算速度的增長比通信帶寬快了一千倍。這種差異導(dǎo)致數(shù)據(jù)傳輸?shù)哪芰肯�耗不成比例地高，目前�?shù)據(jù)傳輸?shù)哪芎谋扔?jì)算本身高出兩個(gè)數(shù)量級(jí)。

3D集成光電子收發(fā)器
3 ^0 n! x5 l1 Y& ]$ a' G" G為了應(yīng)對這一挑戰(zhàn)，研究人員開發(fā)了新型3D集成光電子收發(fā)器。結(jié)合了光子和電子芯片的密集3D集成，實(shí)現(xiàn)了迄今為止能耗最低的光學(xué)數(shù)據(jù)鏈路。
6 w' ~8 ~  X8 T, G
圖1：3D集成光電子收發(fā)器。此圖展示了3D集成系統(tǒng)的組件和結(jié)構(gòu)。

4 i! d! k. A5 @0 x8 ]' R# {本研究中展示的收發(fā)器每傳輸一位數(shù)據(jù)僅消耗120飛焦耳（fJ）的能量，同時(shí)在每平方毫米芯片面積上提供5.3太比特每秒（Tb/s）的帶寬密度。這些數(shù)據(jù)比之前的演示在能耗和帶寬密度方面都提高了一倍。
2 O1 `  _2 Y3 O3 P  I% q
關(guān)鍵組件和設(shè)計(jì)
收發(fā)器系統(tǒng)包含幾個(gè)關(guān)鍵組件：

光子芯片：包含基于微諧振器的發(fā)射器和接收器陣列。

電子芯片：包含控制和處理線路。

3D集成：利用銅柱凸點(diǎn)實(shí)現(xiàn)光子和電子芯片之間的高密度連接。
: W8 P1 a6 w# d[/ol]

8 v5 x8 E( ?1 n5 P0 U  r圖2：電子和光子芯片鍵合的橫截面掃描電子顯微鏡圖像，展示了兩層的集成。
) q9 r2 T- P' I7 ~0 b
9 h9 d7 k% _+ S: C1 a# \該系統(tǒng)采用80通道基于微諧振器的發(fā)射器和接收器陣列，每個(gè)通道以10 Gb/s的速率運(yùn)行。這種大規(guī)模并行性允許在保持單個(gè)通道速率相對較低的同時(shí)實(shí)現(xiàn)高總帶寬，從而優(yōu)化能源效率。
! g; e9 N! d+ S1 ?
$ j* F4 P! S* b; X" I1 ?發(fā)射器設(shè)計(jì)和性能
2 L  h$ f' e: D+ P陣列中的發(fā)射器單元設(shè)計(jì)旨在實(shí)現(xiàn)最佳能源效率和信號(hào)質(zhì)量。
: z8 \, t& Z, n3 y, \- [9 J4 o
3 g" P8 ~7 s. B5 E, k3 C圖3：發(fā)射器特性和性能。此圖顯示了發(fā)射器設(shè)計(jì)的各個(gè)方面和性能指標(biāo)。
) ~4 ~) W  ]7 J: ]: B" i
+ B) ]* W* M( |  o6 ]9 }$ C當(dāng)以1 V擺幅驅(qū)動(dòng)微盤時(shí)，每個(gè)發(fā)射器單元僅消耗50 fJ/位。垂直p-n結(jié)微盤通過在p-n耗盡區(qū)和盤的光學(xué)回廊模式之間實(shí)現(xiàn)更高的重疊，使得低電壓驅(qū)動(dòng)成為可能，相比橫向結(jié)更為優(yōu)越。

圖4：光子芯片上所有80個(gè)調(diào)制器的眼圖，展示了傳輸信號(hào)的一致性和質(zhì)量。

$ i1 R' o3 d4 L3 a- H發(fā)射器實(shí)現(xiàn)了出色的信號(hào)質(zhì)量，所有80個(gè)通道都有開放的眼圖，并在各種驅(qū)動(dòng)電壓下實(shí)現(xiàn)了無錯(cuò)誤性能（誤碼率
. V: O* D/ O6 S- [
5 F# ]: p# t, z$ H, o接收器設(shè)計(jì)和性能
接收器單元設(shè)計(jì)旨在以最小的能量消耗將光信號(hào)高效地轉(zhuǎn)換回電域。

4 m! l) q7 j3 d0 H6 ^圖5：接收器特性和性能。此圖概述了接收器的設(shè)計(jì)和關(guān)鍵性能指標(biāo)。

當(dāng)以-24.85 dBm平均功率接收10 Gb/s信號(hào)時(shí)，每個(gè)接收器單元消耗70 fJ/位，誤碼率為4×10^-10。接收器中使用的光電二極管是一種垂直p-硅，i-鍺，n-鍺二極管，能以1 A/W的效率高效地將光信號(hào)轉(zhuǎn)換為電流。
2 z. \- \$ k4 F7 Z1 P% k" ^# ^
8 s- f7 A- [" i, s* j8 i' V# i& D  d接收器在4×10^-10誤碼率下實(shí)現(xiàn)了-24.85 dBm的靈敏度，使用19 dB消光比信號(hào)測得的輸入?yún)⒖荚肼暈?80 nW。
2 T" `' u8 J$ X; ]* K
) ^/ T/ I) Z" Y, C完整數(shù)據(jù)通信鏈路
為了驗(yàn)證整個(gè)系統(tǒng)的性能，研究人員將兩個(gè)獨(dú)立的收發(fā)器連接成一個(gè)完整的數(shù)據(jù)通信鏈路。

圖6：發(fā)射器到接收器數(shù)據(jù)通信鏈路演示。此圖展示了完整鏈路的設(shè)置和性能。
0 u0 L2 B! R, {; {8 G1 B
在這種配置中，一個(gè)收發(fā)器作為發(fā)射器，另一個(gè)作為接收器。共享時(shí)鐘同步兩個(gè)電子芯片，每個(gè)接收器單元中的可編程時(shí)鐘延遲將傳輸?shù)臄?shù)據(jù)與接收器采樣點(diǎn)對齊。鏈路演示顯示了出色的性能，每個(gè)通道都有開放的眼圖，所有通道的誤碼率都很低。
! D) j/ |8 ^( k$ [- b) W4 J
3D集成方法的優(yōu)勢
與傳統(tǒng)的單片集成相比，3D集成方法提供了幾個(gè)優(yōu)勢：

靈活性：允許光子和電子芯片使用不同的工藝節(jié)點(diǎn)。

可擴(kuò)展性：能夠使用更先進(jìn)的CMOS節(jié)點(diǎn)以進(jìn)一步提高能源效率。

密度：通過垂直堆疊實(shí)現(xiàn)更高的帶寬密度。
[/ol]
5 y% f* j& A" o( O$ l3 p9 N未來改進(jìn)和挑戰(zhàn)
雖然展示的系統(tǒng)在能源效率和帶寬密度方面實(shí)現(xiàn)了記錄性能，但仍有改進(jìn)空間：
% }/ e- I+ n! X0 K

調(diào)制器效率：開發(fā)電容更低、電光響應(yīng)更高的諧振調(diào)制器。

光電二極管設(shè)計(jì)：創(chuàng)建電容更低的光電二極管，以減少接收器的功耗和噪聲。

先進(jìn)CMOS節(jié)點(diǎn)：將電子線路移至更先進(jìn)的CMOS節(jié)點(diǎn)，以進(jìn)一步降低能耗。

鍵合技術(shù)：探索混合鍵合技術(shù)，實(shí)現(xiàn)更高的密度擴(kuò)展。

熱管理：實(shí)施改進(jìn)的熱控制線路和技術(shù)，以管理諧振器的溫度變化。
3 {6 Z! H1 ^+ b( M) `
潛在應(yīng)用
' d; a! s" a4 \/ D9 B( |1 [; S這項(xiàng)技術(shù)實(shí)現(xiàn)的超低功耗、高帶寬光學(xué)鏈路具有深遠(yuǎn)的影響：

AI和機(jī)器學(xué)習(xí)：實(shí)現(xiàn)分布式AI計(jì)算節(jié)點(diǎn)之間更高效的通信。

數(shù)據(jù)中心：提高大規(guī)模計(jì)算設(shè)施的互連效率，降低功耗。

高性能計(jì)算：促進(jìn)處理器和內(nèi)存之間更快速、更節(jié)能的通信。

邊緣計(jì)算：通過改進(jìn)的數(shù)據(jù)傳輸能力，實(shí)現(xiàn)更強(qiáng)大、更高效的邊緣器件。
: d: ~3 V- j4 ^  |6 k) D& D( W
! ?; ^+ |! R9 r) c9 y5 `) S) `結(jié)論
本文介紹的3D集成光電子收發(fā)器在解決空間分布計(jì)算節(jié)點(diǎn)之間的帶寬瓶頸方面取得了突破。通過實(shí)現(xiàn)每傳輸一位數(shù)據(jù)僅消耗120 fJ的超低能耗和5.3 Tb/s/mm^2的高帶寬密度，這項(xiàng)技術(shù)為新一代AI計(jì)算硬件的發(fā)展奠定了基礎(chǔ)，不再受數(shù)據(jù)局部性的限制。

8 I( h( N: C, \" ~# t隨著該領(lǐng)域研究的不斷推進(jìn)，我們可以期待能源效率、帶寬密度和集成技術(shù)方面的進(jìn)一步改進(jìn)。這些發(fā)展將在塑造計(jì)算未來方面發(fā)揮關(guān)鍵作用，使更強(qiáng)大、更高效的AI系統(tǒng)、數(shù)據(jù)中心和高性能計(jì)算應(yīng)用成為現(xiàn)實(shí)。
, D7 \3 n7 ^1 i* C+ i* f
參考文獻(xiàn)
[1] S. Daudlin et al., "3D photonics for ultra-low energy, high bandwidth-density chip data links," arXiv:2310.01615v1 [physics.optics], Oct. 2023.
; p& J) q5 a9 H" h$ ^END
) `3 ]3 D+ q  j. [# p- Z- ~: f

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

/ t: v" F& r7 {歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

% o) `- K# y0 F0 w6 K+ `
) \1 [' N9 n  o! z


關(guān)注我們

; ]6 H& L6 L: V

* e7 {# N# ?9 h8 G+ ^

                     

- y- R2 ]% B; L+ {4 q: u  u

8 D" W: ~5 q$ B) B關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

! r2 R& P. l+ i1 Z9 ahttp://www.latitudeda.com/
3 O: D3 W( {: t（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）