利用3D光電子技術實現(xiàn)超低能耗、高帶寬密度的芯片數(shù)據(jù)鏈路

逍遙設計自動化

引言
在人工智能（AI）和先進計算的時代，芯片間高效數(shù)據(jù)通信的需求比以往任何時候都更加迫切。雖然AI芯片開發(fā)速度迅猛，但連接這些芯片的網(wǎng)絡卻落后了，這成為了擴展AI性能的重大瓶頸。本文探討了突破性的方法，通過使用3D集成光電子技術來解決這一挑戰(zhàn)，實現(xiàn)超低能耗、高帶寬密度的芯片數(shù)據(jù)鏈路[1]。
. [- P- K% E1 X- y' T. c) \" k

" w, ?& B) D6 m$ `3 d+ Y- @. v芯片間通信的挑戰(zhàn)
隨著AI硬件不斷發(fā)展，計算速度和通信帶寬之間的差距顯著擴大。在過去二十年中，芯片計算速度的增長比通信帶寬快了一千倍。這種差異導致數(shù)據(jù)傳輸?shù)哪芰肯�耗不成比例地高，目前�?shù)據(jù)傳輸?shù)哪芎谋扔嬎惚旧砀叱鰞蓚�數(shù)量級。
: T) E' v, c- M- {+ N. @
/ S$ M5 X' q& |+ X+ b9 A4 Z8 v3D集成光電子收發(fā)器
為了應對這一挑戰(zhàn)，研究人員開發(fā)了新型3D集成光電子收發(fā)器。結合了光子和電子芯片的密集3D集成，實現(xiàn)了迄今為止能耗最低的光學數(shù)據(jù)鏈路。
) B( z/ ]/ J0 n! x+ ?
圖1：3D集成光電子收發(fā)器。此圖展示了3D集成系統(tǒng)的組件和結構。
+ r9 g/ T( u9 a& Q
本研究中展示的收發(fā)器每傳輸一位數(shù)據(jù)僅消耗120飛焦耳（fJ）的能量，同時在每平方毫米芯片面積上提供5.3太比特每秒（Tb/s）的帶寬密度。這些數(shù)據(jù)比之前的演示在能耗和帶寬密度方面都提高了一倍。

關鍵組件和設計
. u- C2 [6 J! [3 ^" q# b收發(fā)器系統(tǒng)包含幾個關鍵組件：

光子芯片：包含基于微諧振器的發(fā)射器和接收器陣列。

電子芯片：包含控制和處理線路。

3D集成：利用銅柱凸點實現(xiàn)光子和電子芯片之間的高密度連接。
[/ol]

+ x6 m6 _' [3 N; P) C3 ?- ]圖2：電子和光子芯片鍵合的橫截面掃描電子顯微鏡圖像，展示了兩層的集成。

* i, k% }2 ^/ m: w$ M: ?該系統(tǒng)采用80通道基于微諧振器的發(fā)射器和接收器陣列，每個通道以10 Gb/s的速率運行。這種大規(guī)模并行性允許在保持單個通道速率相對較低的同時實現(xiàn)高總帶寬，從而優(yōu)化能源效率。

發(fā)射器設計和性能
+ F. N6 I+ N5 x* f. b陣列中的發(fā)射器單元設計旨在實現(xiàn)最佳能源效率和信號質(zhì)量。
7 l) ]/ A1 f' T% l' j9 R
圖3：發(fā)射器特性和性能。此圖顯示了發(fā)射器設計的各個方面和性能指標。

3 f6 S9 ^, d. S! z當以1 V擺幅驅動微盤時，每個發(fā)射器單元僅消耗50 fJ/位。垂直p-n結微盤通過在p-n耗盡區(qū)和盤的光學回廊模式之間實現(xiàn)更高的重疊，使得低電壓驅動成為可能，相比橫向結更為優(yōu)越。
9 s$ c& m1 C2 y( d- G% W0 p4 R
圖4：光子芯片上所有80個調(diào)制器的眼圖，展示了傳輸信號的一致性和質(zhì)量。
0 {$ T' P/ m( v+ c0 I, j& X0 {. y
" R- z0 ^: @; Q5 ?: Y發(fā)射器實現(xiàn)了出色的信號質(zhì)量，所有80個通道都有開放的眼圖，并在各種驅動電壓下實現(xiàn)了無錯誤性能（誤碼率

$ k7 a% I' I* q6 j接收器設計和性能
1 I8 F* T3 j9 y/ z! p接收器單元設計旨在以最小的能量消耗將光信號高效地轉換回電域。
/ G0 p7 l4 U% I$ i& O
圖5：接收器特性和性能。此圖概述了接收器的設計和關鍵性能指標。
. ^" [8 |2 z% V! o" K: c
9 M, T( c5 l: f當以-24.85 dBm平均功率接收10 Gb/s信號時，每個接收器單元消耗70 fJ/位，誤碼率為4×10^-10。接收器中使用的光電二極管是一種垂直p-硅，i-鍺，n-鍺二極管，能以1 A/W的效率高效地將光信號轉換為電流。

接收器在4×10^-10誤碼率下實現(xiàn)了-24.85 dBm的靈敏度，使用19 dB消光比信號測得的輸入?yún)⒖荚肼暈?80 nW。
# s1 W0 t; V: y- o! J( q
. B& Q( }4 `# p完整數(shù)據(jù)通信鏈路
為了驗證整個系統(tǒng)的性能，研究人員將兩個獨立的收發(fā)器連接成一個完整的數(shù)據(jù)通信鏈路。
; [! v! S3 b+ |; X1 f4 D
1 @4 R( N4 D- V圖6：發(fā)射器到接收器數(shù)據(jù)通信鏈路演示。此圖展示了完整鏈路的設置和性能。
" _8 Y0 U: W7 r1 H1 M% z1 ^
; d9 X7 C% I4 x4 p$ b7 `在這種配置中，一個收發(fā)器作為發(fā)射器，另一個作為接收器。共享時鐘同步兩個電子芯片，每個接收器單元中的可編程時鐘延遲將傳輸?shù)臄?shù)據(jù)與接收器采樣點對齊。鏈路演示顯示了出色的性能，每個通道都有開放的眼圖，所有通道的誤碼率都很低。
+ N% _  l" S( d. R
7 B) l8 Y9 v" [1 o3D集成方法的優(yōu)勢
* {: m$ H1 L4 c% n; _( N* y與傳統(tǒng)的單片集成相比，3D集成方法提供了幾個優(yōu)勢：

靈活性：允許光子和電子芯片使用不同的工藝節(jié)點。

可擴展性：能夠使用更先進的CMOS節(jié)點以進一步提高能源效率。

密度：通過垂直堆疊實現(xiàn)更高的帶寬密度。
[/ol]
未來改進和挑戰(zhàn)
雖然展示的系統(tǒng)在能源效率和帶寬密度方面實現(xiàn)了記錄性能，但仍有改進空間：

調(diào)制器效率：開發(fā)電容更低、電光響應更高的諧振調(diào)制器。

光電二極管設計：創(chuàng)建電容更低的光電二極管，以減少接收器的功耗和噪聲。

先進CMOS節(jié)點：將電子線路移至更先進的CMOS節(jié)點，以進一步降低能耗。

鍵合技術：探索混合鍵合技術，實現(xiàn)更高的密度擴展。

熱管理：實施改進的熱控制線路和技術，以管理諧振器的溫度變化。
* B' w1 @4 |# t  W0 I# Z3 ^, s5 ~
潛在應用
% W$ K& j. m" ~8 C  n! n# s這項技術實現(xiàn)的超低功耗、高帶寬光學鏈路具有深遠的影響：
( a  C# y5 `$ v% r

AI和機器學習：實現(xiàn)分布式AI計算節(jié)點之間更高效的通信。

數(shù)據(jù)中心：提高大規(guī)模計算設施的互連效率，降低功耗。

高性能計算：促進處理器和內(nèi)存之間更快速、更節(jié)能的通信。

邊緣計算：通過改進的數(shù)據(jù)傳輸能力，實現(xiàn)更強大、更高效的邊緣器件。

# I& c$ B+ R" J結論
+ g/ ]2 y$ h* K6 R本文介紹的3D集成光電子收發(fā)器在解決空間分布計算節(jié)點之間的帶寬瓶頸方面取得了突破。通過實現(xiàn)每傳輸一位數(shù)據(jù)僅消耗120 fJ的超低能耗和5.3 Tb/s/mm^2的高帶寬密度，這項技術為新一代AI計算硬件的發(fā)展奠定了基礎，不再受數(shù)據(jù)局部性的限制。

( h( I+ o3 ~* p0 o. E0 y& e隨著該領域研究的不斷推進，我們可以期待能源效率、帶寬密度和集成技術方面的進一步改進。這些發(fā)展將在塑造計算未來方面發(fā)揮關鍵作用，使更強大、更高效的AI系統(tǒng)、數(shù)據(jù)中心和高性能計算應用成為現(xiàn)實。

參考文獻
[1] S. Daudlin et al., "3D photonics for ultra-low energy, high bandwidth-density chip data links," arXiv:2310.01615v1 [physics.optics], Oct. 2023.
3 m. M- r0 _; i$ G: b# q2 F# c4 u1 HEND


2 o, L: m7 L/ V+ o軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請

0 e+ l: W( ~- @5 Q! z. ^歡迎轉載
# J4 N* z8 d/ h# u8 v
轉載請注明出處，請勿修改內(nèi)容和刪除作者信息！
: P+ Q% g5 R' `" q2 Z) R& v  _0 \; j3 {

, d" |; b0 ?# S! r
& A7 }+ v4 `, \; D
+ N# x3 `$ N7 V) J$ I6 b6 w7 z
. K& r, \& I" Z# n2 G; ~關注我們
( p) y1 [( m9 U9 h) `' s

( W+ g& K: X6 ~+ M7 z, b6 o5 E

/ }" S# K8 K! g

0 [( C+ ^% K. i9 x

                     
; C' M# o3 ^* u: P' V- `5 n7 i/ v. \

3 i/ |$ N, n0 d; X6 z
關于我們：
5 @+ ?2 ]( n& d深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。
7 Z3 j  _& J7 H! \) i$ n; |: J" M
/ p+ N7 g+ Q" W0 s: U* @http://www.latitudeda.com/
; u- e! z' X( [# v( [（點擊上方名片關注我們，發(fā)現(xiàn)更多精彩內(nèi)容）