高速運放在電路板測試中為何會產(chǎn)生振蕩？

電子設(shè)計聯(lián)盟

0 W2 y. {$ u. I0 z; N, r1 @1 s" B點擊上方藍色字體，關(guān)注我們
來源于小伙伴提問。
( L* V2 ~" O. |% R! \# p
& @/ y, ~) X* Q. f0 b8 P/ h4 H
/ }% t9 T5 Q* N6 k7 _
6 _$ r1 M8 [3 V0 [5 [" K. f' n
) P9 L, q$ J3 m" i; x* S
% B* G( W* `8 q2 O1 g# q8 {

7 i/ N5 ^' s  O. i/ f以下是我的一些看法。

; E0 j2 w# }' ^3 i0 x* P高速運放電路對電路板設(shè)計要求極高，在面包板上測試確實難以獲得理想效果。
$ k0 q8 W: m7 r* h
7 E" q( M8 N0 \) o& }- q, _7 V對于傳輸1MHz以上信號的電路，建議使用pcb設(shè)計并進行仿真，以確保信號的完整性和電路的穩(wěn)定性。

0 l+ W0 ~: ~; i. j
+ {9 \! n& S7 D6 i
1
% M3 I5 {7 V' Q6 M寄生電容和電感
面包板會引入較大的寄生電容（通常幾皮法范圍）以及寄生電感，高速運放（如AD8067）對這些寄生參數(shù)非常敏感，特別是在1MHz以上的信號情況下。

這些寄生效應(yīng)會影響信號的相位，使得反饋網(wǎng)絡(luò)不穩(wěn)定，從而導(dǎo)致振蕩。

" \7 Q1 [1 e. E% M6 m+ }即便是洞洞板，雖然比面包板稍好，但也無法完全消除這些寄生效應(yīng)。
3 T; A+ s2 l2 e1 }2
布線布局
高速運放電路對布線布局要求很高，任何走線長度、走線方式、地平面設(shè)計都會影響穩(wěn)定性。

在面包板和洞洞板上，走線無序、長短不一，這些因素都可能使運放自激振蕩。
& W' U" e( m3 ^# S) v# \
而在PCB上可以專門設(shè)計短而粗的走線和低阻抗的接地來減少這種影響。
3
電源去耦
: ~, p+ |) I: p* X1 c. \' ]1 U雖然你在電源端加了0.1μF和10μF的去耦電容，但在面包板和洞洞板上，電容可能距離芯片較遠，無法有效去除高頻干擾。

; {* q0 L* Q) x1 Y) ~1 }% {& G在高速運放應(yīng)用中，去耦電容需要盡量靠近運放電源引腳，以確保穩(wěn)定的電源供電，否則會引起不必要的振蕩。
4
反饋網(wǎng)絡(luò)設(shè)計
0 I9 X0 I+ W4 l" R你的反饋電阻為1kΩ/30Ω（增益約為10），在高速運放中，較大的反饋電阻可能會和寄生電容共同作用形成相移網(wǎng)絡(luò)，導(dǎo)致不穩(wěn)定。

6 L, c1 u/ r# q; ]6 i5 T可以嘗試減小反饋電阻值，同時適當調(diào)整增益，以找到更穩(wěn)定的工作點。
" t/ n5 U, e' k5 p3 N5
" {# O& ?+ }, K6 _6 ]信號干擾
你的輸入信號（1MHz方波）在這種環(huán)境下很容易受到輸出信號的耦合干擾，尤其是在面包板上沒有明確的地平面設(shè)計。

% f! D& [5 w2 z這種干擾會引起反饋信號的失真，加劇振蕩問題。

1 `8 N. b/ {1 N9 }0 E8 u5 z! ?' z3 e) n建議如下：
# m/ d7 t- `4 o: W# F2 o. _

PCB設(shè)計：對于高速運放電路，最佳的解決方案是設(shè)計專門的PCB，確保布線短小、去耦電容緊鄰芯片，合理設(shè)計地平面，減少寄生效應(yīng)。

使用貼片電容：如果你嘗試在洞洞板上焊接，可以使用貼片電容直接焊在運放的電源引腳旁邊，盡量減少去耦電容的引線長度，以提高高頻去耦效果。

降低頻率或改用更低速的運放：如果PCB設(shè)計不現(xiàn)實，可以考慮降低工作頻率或選擇GBW較低的運放，盡量避免高速信號在非理想布局下的寄生效應(yīng)影響。

屏蔽外界干擾：盡量減少輸入信號與輸出信號的干擾，比如使用屏蔽電纜或隔離輸入輸出走線。

6 L1 U# @' {0 C1 L2 E; E# |

點擊閱讀原文，更精彩~