晶圓級(jí)芯片尺寸封裝技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
晶圓級(jí)芯片尺寸封裝(WLCSP)技術(shù)已成為低成本、小型化電子設(shè)備常用的封裝方案。本文概述了WLCSP技術(shù)，包括主要特點(diǎn)、制造工藝、可靠性考慮因素和最新發(fā)展[1]。
) C* f: c: ?! [0 o
% d( p1 w3 L) A/ D& w9 ], _WLCSP簡(jiǎn)介
WLCSP技術(shù)始于2001年，當(dāng)時(shí)安靠等公司從Flip Chip Technologies獲得了UltraCSP技術(shù)的許可。在過(guò)去二十年里，WLCSP被廣泛應(yīng)用于需要低引腳數(shù)(≤200)、小芯片尺寸(≤6 mm x 6 mm)、低成本和高產(chǎn)量的領(lǐng)域。常見(jiàn)應(yīng)用包括智能手機(jī)、平板電腦和數(shù)碼相機(jī)等移動(dòng)和便攜式電子產(chǎn)品。
, y1 _: P5 u0 N8 F: o: R
WLCSP的主要特點(diǎn)是在硅晶圓完整、單個(gè)芯片尚未切割之前就完成封裝制造。這允許在晶圓級(jí)進(jìn)行高效封裝。大多數(shù)WLCSP的關(guān)鍵特征是使用金屬重布線層(RDL)，通常是銅，將芯片上的細(xì)間距周邊焊盤重新分布為更大間距的面陣格式，并具有更高的焊球。


圖1：展示晶圓級(jí)芯片尺寸封裝(WLCSP)及重布線層概念的示意圖。

WLCSP的主要優(yōu)勢(shì)：
2 ^- z) }% f: [4 f5 q

小型化 - 封裝尺寸接近裸芯片尺寸

低成本 - 高效的晶圓級(jí)處理  

改善電氣性能 - 更短的互連

無(wú)需焊線或倒裝芯片凸點(diǎn)

標(biāo)準(zhǔn)表面貼裝組裝工藝

, ]* n$ x$ S& k* uWLCSP結(jié)構(gòu)和制造典型的WLCSP結(jié)構(gòu)包括以下關(guān)鍵元素：

帶有周邊焊盤的硅芯片

介電層

金屬重布線層(RDL)

底部金屬化(UBM)

焊球


% |0 v. }; f+ O* b) a
. N. L: |( T- c4 I9 D8 ~圖2：展示W(wǎng)LCSP結(jié)構(gòu)關(guān)鍵元素的橫截面圖。

( \! R" ^% t% J$ {2 v5 B4 G; B基本的WLCSP制造流程包括：
, J* C4 y1 d5 O. N' v5 I8 ?

晶圓準(zhǔn)備和清洗

介電層沉積和圖形化

RDL金屬沉積和圖形化  

UBM沉積

焊球放置和回流

晶圓切割
$ S1 W" [! F8 ]* W9 K


2 n: B2 `% W4 M: W- |圖3：展示RDL、UBM和焊球結(jié)構(gòu)的WLCSP詳細(xì)橫截面圖。

+ w+ p  Z! m$ {  rRDL通常使用銅將信號(hào)從周邊焊盤重新分布到面陣格式�？梢允褂枚鄬覴DL進(jìn)行更復(fù)雜的布線。UBM為焊料潤(rùn)濕提供表面并充當(dāng)擴(kuò)散阻擋層。常見(jiàn)的UBM堆疊包括Ti/Cu/Ni或Ti/Cu/Au。
1 q1 j: L/ I5 Q% v  d
可靠性考慮
WLCSP的主要可靠性問(wèn)題之一是由于硅芯片和印刷線路板(PCB)之間的熱膨脹系數(shù)(CTE)不匹配導(dǎo)致的焊點(diǎn)疲勞。這種CTE不匹配在熱循環(huán)過(guò)程中對(duì)焊點(diǎn)造成壓力。
4 _- T2 b( c: |+ w+ o) `$ |# D. J
" i/ T; B, a6 U, I為評(píng)估焊點(diǎn)可靠性，通常使用有限元分析和加速熱循環(huán)測(cè)試。焊點(diǎn)中的累積蠕變應(yīng)變通常用作疲勞壽命的預(yù)測(cè)指標(biāo)。

! @: p. P# b/ m7 a一項(xiàng)關(guān)于無(wú)鉛WLCSP焊點(diǎn)可靠性的研究使用有限元分析來(lái)模擬熱循環(huán)條件下的蠕變行為。該分析比較了96.5Sn-3.5Ag和100In焊料合金與共晶63Sn-37Pb的性能。

  m8 A. c- w4 G' `! q
2 P9 ?) B9 `; H# P9 J  H圖4：不同焊料合金在50°C和75°C下的蠕變應(yīng)變率與剪切應(yīng)力曲線。

" t# r4 e* x1 k! G模擬結(jié)果顯示：

所有合金在更高溫度下蠕變應(yīng)變率更高

100In的蠕變應(yīng)變率遠(yuǎn)高于其他合金

在較高應(yīng)力水平下，96.5Sn-3.5Ag的蠕變應(yīng)變率低于63Sn-37Pb
& z& Z3 S+ d) c


& ]* o3 H& }% B圖5：62Sn-36Pb-2Ag焊點(diǎn)的模擬剪切應(yīng)力與蠕變剪切應(yīng)變滯后曲線。
0 a0 b% Q! a2 z1 ?* X) V, h
6 o5 ], o" K' g+ v# A8 N滯后曲線顯示了焊點(diǎn)在循環(huán)載荷下如何變形。曲線內(nèi)部的面積代表每個(gè)循環(huán)耗散的能量，與疲勞損傷累積相關(guān)。

3 [! D6 S, \" B" A7 hWLCSP技術(shù)的最新發(fā)展
為解決可靠性問(wèn)題并實(shí)現(xiàn)更大的芯片尺寸，近年來(lái)開(kāi)發(fā)了幾種標(biāo)準(zhǔn)WLCSP的改進(jìn)方案：
1. 應(yīng)力釋放層
日立引入了硅芯片和焊球之間的應(yīng)力松弛層，以提高大尺寸芯片(最大10 mm x 10 mm)的可靠性，無(wú)需使用底部填充。

4 Q) s$ L8 V* d( g9 `# z圖6：安裝在PCB上的日立WLCSP與應(yīng)力松弛層的橫截面圖。


圖7：制造帶有應(yīng)力松弛層的日立WLCSP的關(guān)鍵工藝步驟。
- P  Y& @, C( j/ A5 p. o1 H
/ F: y6 Z/ n) G1 [9 P應(yīng)力松弛層是通過(guò)模板遮罩印刷液態(tài)樹(shù)脂形成的。該層有助于吸收CTE不匹配引起的應(yīng)力。
/ w+ D  E" a' |4 \0 e* Y, I
  \. h2 V0 S3 a5 q
圖8：可靠性測(cè)試結(jié)果顯示10 mm x 10 mm芯片使用應(yīng)力松弛層后壽命得到改善。
$ C) X- ^# {% ?- I0 V
2. 無(wú)UBM集成
# S  f* f( G0 d臺(tái)積電開(kāi)發(fā)了無(wú)UBM扇入型WLCSP工藝，以減少制造步驟和成本。該工藝使用聚合物復(fù)合保護(hù)層代替UBM來(lái)固定焊球。
8 Q! L6 n8 Q1 g( P) `" q# F$ c
$ ?) X* X) W' Y/ g
3 w; r& v9 D, t* z7 o' s* ?圖9：傳統(tǒng)WLCSP(左)與臺(tái)積電無(wú)UBM WLCSP(右)的比較。
, N, y, _: ~' V" j  s
, q' D; X# k( K8 h' i; q& N$ m" d
8 Q/ W3 t3 e9 y" a; ~) ~圖10：臺(tái)積電無(wú)UBM WLCSP的熱循環(huán)可靠性結(jié)果，顯示最大10.3 mm x 10.3 mm芯片尺寸的良好性能。
, Q$ l6 \% i  h2 C
/ x( R$ ^& c" K. m+ B+ {# s- r3. 模塑WLCSP
幾家公司開(kāi)發(fā)了模塑WLCSP技術(shù)以提高保護(hù)性和可靠性：
% d9 K" \+ W4 w, l( [* q1) STATS ChipPAC的封裝WLCSP (eWLCSP)：
5 y0 ~# `9 V1 q  b  ?

使用扇出型晶圓級(jí)封裝方法

將晶圓切割成已知良好芯片

在重構(gòu)晶圓周圍模塑環(huán)氧樹(shù)脂

保護(hù)芯片的5個(gè)面(4個(gè)側(cè)壁+背面)

7 @9 x# ~& |3 ~" H- x6 h
( {' i6 }. t. q3 |$ j1 x/ c) t2 E
圖11：STATS ChipPAC的eWLCSP工藝流程和結(jié)構(gòu)。
0 g& W9 J2 @) d
2) UTAC的5面模塑WLCSP：

使用原始設(shè)備晶圓

模塑芯片的4個(gè)側(cè)壁和正面

背面由層壓膠帶保護(hù)
7 B0 X# K0 u4 v' k4 g$ J3 ^

& t( |4 k# c+ w9 y
圖12：UTAC的5面模塑WLCSP結(jié)構(gòu)。

3) 華天科技的6面模塑WLCSP：

類似于UTAC工藝，但也模塑背面

芯片完全封裝

- c2 s6 T) _# m& \; `' V
0 p! b% U! {; e
圖13：華天科技的6面模塑WLCSP結(jié)構(gòu)。

% I5 _1 p3 F5 s( F7 E5 p1 x5 V
1 B3 O# h5 X7 I) F6 s( W, L9 P圖14：華天科技6面模塑WLCSP的關(guān)鍵工藝步驟。
( `5 t5 o7 E# E9 N+ e6 q& T

面板級(jí)芯片尺寸封裝
為進(jìn)一步提高制造效率和降低成本，開(kāi)發(fā)了面板級(jí)芯片尺寸封裝(PLCSP)工藝。這些工藝使用大型面板而不是圓形晶圓來(lái)同時(shí)處理多個(gè)器件。
7 ?/ z/ Y$ W& L
最近的一項(xiàng)研究展示了使用508 mm x 508 mm面板的6面模塑PLCSP工藝。主要特點(diǎn)包括：
9 v1 Q" D) p+ q( ?

在帶有多個(gè)設(shè)備晶圓的大型面板上進(jìn)行RDL制造

使用PCB制造設(shè)備和工藝

每個(gè)面板可處理2.25個(gè)300 mm晶圓

4 ]* v! y- a6 H9 E

: B; p# x0 ~% \) B1 _圖15：使用切割晶圓的PLCSP制造面板準(zhǔn)備過(guò)程。

; s* t+ Y) o- u
圖16：用于PLCSP制造的508 mm x 508 mm面板，包含多個(gè)設(shè)備晶圓。
1 L8 M2 D/ V; u  R, N
7 n# d  N$ ]% c. R. r& I6面模塑PLCSP工藝流程包括：

在面板上制造RDL

晶圓從面板上脫粘

焊球安裝

從正面部分切割晶圓

正面和背面模塑

等離子刻蝕以暴露焊球

最終切割
[/ol]
8 Z; l' X  j0 n0 a
; |  ?6 T, C6 c
9 ]6 h4 \3 P  t  B4 x圖17：6面模塑PLCSP制造的關(guān)鍵工藝步驟。
! {8 Z4 B6 i5 R, [% R
可靠性測(cè)試顯示6面模塑PLCSP比標(biāo)準(zhǔn)WLCSP性能更好：
  p# L. v) \7 `# V

通過(guò)JEDEC標(biāo)準(zhǔn)的30次跌落測(cè)試

熱循環(huán)測(cè)試中平均失效時(shí)間延長(zhǎng)2.9倍
+ {8 I4 b- p1 b
有限元分析揭示了不同的失效模式：

標(biāo)準(zhǔn)WLCSP：裂紋在芯片和焊料界面處開(kāi)始

6面模塑PLCSP：裂紋在PCB和焊料界面處開(kāi)始
7 \  _/ b( w% j* O- v4 ^9 h
$ K+ e) I8 N/ Q' n) o2 |! S

圖18：6面模塑PLCSP角落焊點(diǎn)的模擬累積蠕變應(yīng)變。
: }1 ~; f: l* ]6 X0 ]4 z( i' m0 K

( O2 o+ z* Z  N; e3 ^! d9 N* j圖19：標(biāo)準(zhǔn)WLCSP角落焊點(diǎn)的模擬累積蠕變應(yīng)變。
0 V1 C1 |5 U2 t+ M4 L9 w1 ?' ^* T% e
模塑結(jié)構(gòu)有助于重新分配焊點(diǎn)中的應(yīng)力，從而提高可靠性。

結(jié)論
: I6 B8 b3 `1 m* v2 n5 l0 r晶圓級(jí)芯片尺寸封裝已成為許多便攜式和移動(dòng)應(yīng)用中成熟且廣泛采用的技術(shù)。近期的發(fā)展，如應(yīng)力釋放層、無(wú)UBM工藝、模塑WLCSP和面板級(jí)封裝，繼續(xù)推動(dòng)封裝尺寸、成本和可靠性的進(jìn)步。隨著對(duì)更小、更便宜、更可靠電子產(chǎn)品需求的持續(xù)增長(zhǎng)，WLCSP技術(shù)預(yù)計(jì)在未來(lái)幾年將在半導(dǎo)體封裝中發(fā)揮重要作用。

未來(lái)的主要挑戰(zhàn)包括實(shí)現(xiàn)更大的芯片尺寸、提高跌落測(cè)試性能以及通過(guò)面板級(jí)處理進(jìn)一步降低成本。在先進(jìn)材料、創(chuàng)新結(jié)構(gòu)和高密度RDL等領(lǐng)域的持續(xù)研究對(duì)解決這些挑戰(zhàn)和擴(kuò)大WLCSP技術(shù)的應(yīng)用范圍具有重要意義。


參考文獻(xiàn)
$ {" x! ^2 H1 N% |9 }) A[1] J. H. Lau, "Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology," Singapore: Springer Nature Singapore Pte Ltd. 2024.

- END -

, V) V. I/ `" A( x5 {
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
' @) Q* W0 X5 y1 G0 b2 @點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
7 I4 I* ]; T  t( X
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
0 {! @3 ~1 x. L- Y


% ?$ `) U4 K0 ]' x: ?% r3 ^, ]$ S
& D5 W& h3 N: A& T
關(guān)注我們

' P( |. _7 T7 M

% Z' ?& m" M' z2 T% n: Z" M5 n ; W6 i) B, J; C1 Z4 a

7 O: e9 {$ ]" ~# V ; _: j1 Y5 x3 P! L& @1 C

                     
# R2 e& M+ {! n7 u4 ?) j

) m) {' U' r/ B1 _
/ |2 h' l: k; @7 K+ y關(guān)于我們：
" x; O" h3 z0 K- q8 s2 r. M深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
  `' |: H% \0 m) `  Z: e
http://www.latitudeda.com/
/ K3 u: Y/ m5 n$ g4 v& v（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）