Optics Express | 減少并行硅基行波調(diào)制器中的射頻串擾

逍遙設(shè)計自動化

引言
在快速發(fā)展的光電子集成芯片(PIC)領(lǐng)域,高密度集成電光(E-O)元件的需求不斷增加。這種集成對于開發(fā)用于數(shù)據(jù)中心、高性能計算和5G(及以后)網(wǎng)絡(luò)的緊湊、低成本、高容量收發(fā)器模塊非常重要。然而,隨著不斷提高集成密度,遇到了重大挑戰(zhàn):密集排列的元件之間的串擾。
& P6 x- x7 I3 |4 q  {( `
本文主要研究和表征光電子集成芯片中并行排列的硅基行波馬赫-曾德爾調(diào)制器(TW-MZM)之間的串擾。探討使用浮動屏蔽條來減少這種串擾,可以顯著提高芯片邊緣帶寬密度,同時不影響性能[1]。
# [9 d* l: N* H8 W, [7 e% ^

. T7 V# _% |/ ~. n0 `; B% ^8 H
$ E* l8 i$ b9 @1 n理解并行TW-MZM中的串擾
并行TW-MZM中的串擾發(fā)生在兩個共面帶狀線(CPS)之間通過互感和互容耦合射頻(RF)信號時。這些耦合波在受害調(diào)制器中傳播,干擾主信號并在接收器中造成噪聲。這種干擾可能導(dǎo)致傳輸系統(tǒng)中的顯著功率損失,特別是當串擾超過-20 dB時。
$ p$ ^. G) i* @" b& U" X1 K
, j# S7 d0 l3 \5 ]1 Q
& a1 `6 U2 w) g) _6 T圖1:提出的結(jié)構(gòu)示意圖,兩個平行的3 mm屏蔽TW-MZM,間距為D。圖像還顯示了橫截面和電場分布。

( A: O( V( r8 p1 ?# B9 L/ q2 r串擾緩解技術(shù)
7 o3 @9 C& d, o4 J" _為了解決這個挑戰(zhàn),研究了兩種方法來抑制并行TW-MZM中的串擾:
側(cè)邊導(dǎo)線:這種方法涉及在TW電極上添加側(cè)邊導(dǎo)線。
3 E* [8 W5 j* E浮動屏蔽條(FSS):這種方法實施浮動屏蔽條來屏蔽TW-MZM。
+ C" k5 o- D9 W, B9 w7 Y[/ol]
研究表明,使用FSS來屏蔽調(diào)制器可以顯著減少串擾,無需后處理,允許集成線路緊湊度提高達50%。

# \* s3 U; C& M* M: i& D器件設(shè)計和制造
帶FSS的調(diào)制器設(shè)計包括兩個相同的屏蔽調(diào)制器,每個長度為3 mm。使用的TW電極是CPS,間距為D。該設(shè)計采用了TW-MZM的寬帶設(shè)計,一個CPS作為TW電極,由兩個推挽配置的PN結(jié)加載。
' N$ i. k  K. }/ Z( v

圖2:串擾模擬的三種設(shè)計:(a)兩個平行MZM作為參考(無屏蔽),(b)兩個帶側(cè)邊導(dǎo)線的平行MZM,和(c)兩個用FSS屏蔽的平行MZM。

& \2 N7 U, A+ Q' a0 N5 ?該器件使用200毫米晶圓硅基光電子代工工藝制造,具有220納米Si層和3微米埋氧層。這些MZM的PN結(jié)設(shè)計采用三級摻雜結(jié)構(gòu),位于220納米高的硅肋波導(dǎo)內(nèi)。采用串聯(lián)推挽配置來最小化加載的PN結(jié)電容,這限制了帶寬。

設(shè)計優(yōu)化
& L- X. h3 D4 W! T" Q( B# l2 F1 T) O為了優(yōu)化設(shè)計,使用ANSYS HFSS進行了模擬。系統(tǒng)地改變了屏蔽參數(shù),特別是條寬(SW)和條間距(SS),并計算了回波損耗。
8 k: i- ^" f& s% o1 ^8 {+ c, |4 L; a
$ N3 A) a5 U( F' N2 i
圖3:(a) HFSS模擬結(jié)果,顯示不同條寬(SW)和條間距(SS)組合的回波損耗。(b)在SW=2μm時,最大回波損耗和射頻串擾隨條間距(SS)的變化。

模擬顯示,當調(diào)制器的整個頂部表面被單一、無縫的金屬屏蔽覆蓋時,幾乎所有功率都被反射。隨著減小條寬并增加條間距,回波損耗降低。發(fā)現(xiàn)SW=2μm和SS=150μm的配置產(chǎn)生的最大回波損耗為10 dB,與參考MZM相似。

; ]6 i* O9 H# O# r1 c' j模擬結(jié)果
2 z/ ^9 O* `& r& }% }2 x, h% ]HFSS模擬展示了FSS在減少串擾方面的有效性。屏蔽MZM相比無屏蔽MZM顯示出約10 dB的串擾減少。


圖4:HFSS模擬結(jié)果:(a)遠端串擾和(b)近端串擾,適用于圖2所示的三種結(jié)構(gòu),包括無屏蔽參考(在D=350μm,650μm),側(cè)邊導(dǎo)線,和屏蔽MZM。

2 \) ]( @1 O+ M: ], E有趣的是,與無屏蔽MZM相比,加入側(cè)邊導(dǎo)線并沒有顯著減少射頻串擾。觀察到,對于所有三種結(jié)構(gòu),遠端和近端串擾在較高頻率下都會增加。然而,使用屏蔽MZM可以在這些較高頻率下仍然減少串擾。
, i4 l* M9 ?9 b1 E4 g) n2 R0 X5 B0 [3 R$ @
3 P" d7 e* d+ ]+ m測量結(jié)果和討論
進行了電-電(E-E)和電-光(E-O)表征來驗證模擬結(jié)果。

射頻測量
使用4端口矢量網(wǎng)絡(luò)分析儀,測量了不同MZM配置的E-E響應(yīng)和串擾。

# y, A, ]# d0 m' Z
圖5:無屏蔽MZM(CPS在金屬2(M2)和金屬1(M1)層)和屏蔽MZM的E-E響應(yīng)測量結(jié)果。
) c4 z, F! w. A
4 V0 ?2 |0 f4 d6 V. m" h3 C5 s) l測量證實,將TW電極從Metal2移到Metal1對調(diào)制器的E-E響應(yīng)影響有限。對結(jié)構(gòu)添加屏蔽也是如此。


( E* Y( j4 F7 {0 O* R- C' I圖6:無屏蔽(參考)MZM、帶側(cè)邊導(dǎo)線的MZM和屏蔽MZM(D=350μm)的測量結(jié)果:(a)遠端和(b)近端串擾。
5 g: I" Y" r# }7 C# {$ Q5 o
遠端和近端串擾測量與模擬結(jié)果很好地吻合。屏蔽MZM表現(xiàn)出最小的串擾,比其他調(diào)制器低約5到10 dB。

' G5 U  |/ e2 f0 n. t
- D$ a4 |+ a( E. ]' g圖7:屏蔽效能(SE)的模擬和測量結(jié)果。

0 P' ]/ w9 `. W) I1 \. V2 U1 V觀察到屏蔽效能的模擬和測量結(jié)果之間有很好的一致性,在50 GHz以下保持在約10 dB,在50到60 GHz范圍內(nèi)降至約5 dB。

E-O測量
. W0 ~( d8 t* _對于E-O測量,使用了相同的矢量網(wǎng)絡(luò)分析儀和70 GHz光電探測器,以及1553 nm的外腔激光器。

: b0 g* a* z% z( \9 M: |( @
圖8:無屏蔽(參考)MZM和屏蔽MZM(D=350μm)的測量結(jié)果:(a) E-O響應(yīng)(無屏蔽MZM在Metal 1和Metal2都進行了測量),和(b) E-O串擾。
1 L/ X- V8 ^) {' s. Y; Q
4 M+ f6 c6 [. C) tE-O測量證實,E-O響應(yīng)不受行波電極重新定位或加入浮動屏蔽的顯著影響。在4V DC偏置下,無屏蔽和屏蔽MZM都表現(xiàn)出幾乎相同的3 dB帶寬,大約集中在60 GHz附近。
# C* z. F+ i4 p8 i1 S
E-O串擾測量顯示,使用浮動屏蔽可以大幅抑制串擾。然而,在較高頻率下,E-O串擾的減少變得不那么明顯,可能是由于射頻串擾增加。

結(jié)論
研究表明,在并行TW-MZM中使用浮動屏蔽可以顯著減少串擾,允許集成線路緊湊度提高達50%。在金屬2層實施浮動屏蔽來屏蔽調(diào)制器不會影響其電光響應(yīng),并且可以與其他串擾緩解方法有效結(jié)合,進一步減少串擾。

這項研究為光電子集成芯片中電光元件的高密度集成提供了可能,使更緊湊、高效和強大的光通信系統(tǒng)的開發(fā)成為可能,以滿足下一代數(shù)據(jù)中心、高性能計算和5G(及以后)網(wǎng)絡(luò)的需求。

參考文獻
[1] Mohammadi, L. A. Rusch and W. Shi, "RF crosstalk mitigation via floating shields in parallel silicon traveling-wave modulators," Opt. Express, vol. 32, no. 21, pp. 36075-36084, Oct. 2024.

( ?8 g( w+ |# C) x5 b' r- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
& I" F; r0 X/ e; L+ `3 z4 D  A點擊左下角"閱讀原文"馬上申請
+ G& e( O2 K+ x4 ^4 [
/ O( v6 n6 l% b$ S' J7 p+ g歡迎轉(zhuǎn)載
8 \# R, ]; Z0 |9 i
7 _# }3 m" r# o' F# C6 e9 W1 }& R# d$ x轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！



! _' d0 @# S; ]3 m6 t' d

/ b' O: ^* T8 ~2 O" S; D關(guān)注我們

L4 F8 B9 \& W3 f) m

- t/ c5 j' J: H0 ^. R2 S) y

& ~7 E% j( V1 _) D. G

                     
4 E- x1 o; Y5 C  }  S4 I- E/ ?$ v
1 e; l; U/ l$ h6 x  }: Q; T

+ V% M. s$ u) E$ R: }% X7 T8 D! U關(guān)于我們：
; l) j6 R/ @; e3 S深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
# p+ J0 G7 v( e% I% i7 V' E
http://www.latitudeda.com/
, K. `' W6 H. ^. e' n（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）