IMEC更新 | 背面供電網(wǎng)絡(luò)革新芯片設(shè)計(jì)

逍遙設(shè)計(jì)自動(dòng)化

引言
隨著半導(dǎo)體技術(shù)不斷進(jìn)步，傳統(tǒng)的集成電路供電方法正面臨重大挑戰(zhàn)。現(xiàn)代芯片日益增加的復(fù)雜性和密度已經(jīng)推動(dòng)正面供電網(wǎng)絡(luò)達(dá)到極限，促使研究人員和制造商探索創(chuàng)新解決方案。背面供電網(wǎng)絡(luò)（BSPDN）就是受到廣泛關(guān)注的方案。本文將探討B(tài)SPDN的概念、優(yōu)勢(shì)、關(guān)鍵技術(shù)以及在2D和3D芯片設(shè)計(jì)中的潛在應(yīng)用[1]。
, }1 N9 B: b( U. n
+ x. u9 f  c0 M' F- S9 H理解供電網(wǎng)絡(luò)
# }( }  H6 }  P* s$ @. l在探討背面供電之前，了解傳統(tǒng)供電網(wǎng)絡(luò)的運(yùn)作方式很有必要。在常規(guī)芯片設(shè)計(jì)中，電源通過(guò)晶圓正面的后端金屬層（BEOL）供應(yīng)。這種方法已經(jīng)服務(wù)于業(yè)界數(shù)十年，但隨著芯片設(shè)計(jì)日益復(fù)雜，正面供電方式逐漸顯現(xiàn)出問(wèn)題。
' F% L5 v9 B# l
, s; c; n8 e9 t
+ ]/ `9 x) Y" y' e; A0 B% d圖1：傳統(tǒng)正面供電網(wǎng)絡(luò)的示意圖。該圖說(shuō)明了電源如何通過(guò)BEOL的多個(gè)金屬層供應(yīng)。

! M9 b4 a! d5 O" W在傳統(tǒng)的正面供電網(wǎng)絡(luò)中，電源需要穿過(guò)15-20層BEOL堆棧。隨著金屬線和通孔在接近晶體管時(shí)變得更窄，其電阻增加，導(dǎo)致功率損耗和電壓降。這種現(xiàn)象被稱(chēng)為IR降，在每一代新技術(shù)中變得更加明顯，使得在電壓調(diào)節(jié)器和晶體管之間保持所需的10%功率損耗余量變得更具挑戰(zhàn)性。

7 }5 p* p( E7 e" {6 t- I: E
3 j5 [1 p. d# t  X4 d8 u, w  N背面供電的概念
背面供電網(wǎng)絡(luò)提供了新穎的方法來(lái)解決正面供電的局限性。其基本思想是通過(guò)將整個(gè)供電分配移到硅晶圓的背面，從而將供電網(wǎng)絡(luò)與信號(hào)網(wǎng)絡(luò)分離。


" t" `  ]. U* G9 m* ^1 y' ?! t圖2：背面供電網(wǎng)絡(luò)允許將供電與信號(hào)網(wǎng)絡(luò)分離。該圖展示了如何直接從晶圓背面向晶體管供電。

5 h$ ~+ I! v" u( d) ]在BSPDN配置中，電源通過(guò)晶圓背面更寬、電阻更小的金屬線直接供應(yīng)到標(biāo)準(zhǔn)單元。這種方法消除了電源需要通過(guò)復(fù)雜BEOL堆棧的必要，提供了幾個(gè)優(yōu)勢(shì)：
1. 降低IR降
) _. l7 Q& L. d2 M2. 改善供電性能
3. 減少BEOL中的布線擁塞
2 n7 o( x9 O- l1 u" m9 }. |4. 有可能進(jìn)一步縮小標(biāo)準(zhǔn)單元高度

實(shí)現(xiàn)BSPDN的關(guān)鍵技術(shù)
兩項(xiàng)關(guān)鍵技術(shù)使背面供電網(wǎng)絡(luò)的實(shí)現(xiàn)成為可能：埋入式電源軌（BPRs）和納米級(jí)硅通孔（nTSVs）。
$ e: s0 o/ @- n  q& x0 [
. Z- k% _4 U0 p% j+ z' }1. 埋入式電源軌（BPRs）
' m+ {* V) n1 H+ r* G/ E) A8 GBPRs是埋在晶體管下方的金屬線構(gòu)造，部分位于硅基板內(nèi)，部分位于淺溝槽隔離氧化物內(nèi)。BPRs取代了傳統(tǒng)上在BEOL標(biāo)準(zhǔn)單元級(jí)實(shí)現(xiàn)的VDD和VSS電源軌。
1 c9 V4 i& }' b% d, x0 ~
7 O( \2 @6 m$ Z% O6 q5 J1 r+ eBPRs的優(yōu)勢(shì)包括：
5 W' q+ p( u# R: E) R

減少BEOL中的金屬軌道數(shù)量

進(jìn)一步縮小標(biāo)準(zhǔn)單元高度

當(dāng)垂直于標(biāo)準(zhǔn)單元設(shè)計(jì)時(shí)，可降低IR降
" c* b% T  U6 H0 ]* e
2. 納米級(jí)硅通孔（nTSVs）
nTSVs是在薄化晶圓背面處理的高縱橫比通孔。當(dāng)與BPRs結(jié)合時(shí)，可以實(shí)現(xiàn)從晶圓背面到前端活性器件的高效供電。


5 F, {1 ?+ o! L* d圖3：通過(guò)BPRs和nTSVs連接到晶圓背面的納米片的背面供電網(wǎng)絡(luò)實(shí)現(xiàn)示意圖。該圖說(shuō)明了BPRs和nTSVs在BSPDN設(shè)計(jì)中的集成。

量化BSPDN的優(yōu)勢(shì)
Imec與Arm合作進(jìn)行的研究證明了背面供電的顯著優(yōu)勢(shì)。在先進(jìn)的CPU設(shè)計(jì)上進(jìn)行的模擬比較了三種供電方法：

常規(guī)正面供電

帶BPRs的正面供電

帶nTSVs落在BPRs上的背面供電
1 h- A& I  v2 Z% g" c+ @6 Y[/ol]
) D) }+ P8 r' q% ~- Z  `' ~

圖4：比較不同供電方法的動(dòng)態(tài)IR降。該圖顯示了帶BPRs和nTSVs的背面供電的卓越性能。

9 ]$ f. k2 b* u0 p7 \) Z/ S結(jié)果令人矚目：
9 L, \8 m5 E- m4 E6 i

帶BPRs的正面供電與傳統(tǒng)正面供電相比，IR降降低了約1.7倍。

帶BPRs的背面供電實(shí)現(xiàn)了令人印象深刻的7倍IR降降低。

這些發(fā)現(xiàn)清楚地展示了BSPDN在先進(jìn)芯片設(shè)計(jì)中顯著改善供電效率的潛力。
, L# g( i% n$ Q% D3 Q
  \' C* P6 ?' P: \& f( |: t! zBSPDN實(shí)現(xiàn)的工藝流程
2 Q* a8 K  t2 ]# V. {實(shí)現(xiàn)背面供電網(wǎng)絡(luò)涉及幾個(gè)關(guān)鍵步驟。讓我們探討創(chuàng)建帶有落在BPRs上的nTSVs的BSPDN的整體工藝流程。
: V3 {" M, J" u

3 z# a$ p4 j' J; ?. G/ ~1 Y圖5：帶BPRs連接到nTSVs的背面供電網(wǎng)絡(luò)的工藝流程。該圖概述了制造BSPDN的關(guān)鍵步驟。
" X7 \* g) a& X7 w0 C# i4 J) F8 I# i* F
# K; t4 P; e% Y% ^+ f步驟1：帶埋入式電源軌的正面處理
$ B: L: D5 p# n8 ~8 L3 W該過(guò)程始于在300毫米硅晶圓上生長(zhǎng)SiGe層，然后是薄硅帽層。在淺溝槽隔離之后定義埋入式電源軌，在硅帽層中刻蝕溝槽并填充氧化物襯里和金屬（通常是W或Ru）。然后對(duì)電源軌進(jìn)行回刻并用電介質(zhì)封頂。完成器件處理（例如，縮小的FinFETs），并將BPRs連接到晶體管的源極/漏極區(qū)域。

& t5 o) e/ O! b步驟2：晶圓對(duì)晶圓鍵合和晶圓減薄
含有器件和BPRs的晶圓翻轉(zhuǎn)并使用SiCN-to-SiCN介電融合鍵合與載體晶圓鍵合。然后將第一個(gè)晶圓的背面減薄以暴露SiGe刻蝕停止層，隨后移除該層。
& ?9 u7 v3 e3 J
& t8 ^- V" ?2 Q" O7 T( d) a6 |步驟3：nTSV處理和與BPRs的連接
在沉積背面鈍化層后，通過(guò)硅刻蝕nTSVs，落在BPR的頂端。nTSVs用氧化物襯里和金屬（W）填充，并以200納米的間距集成。通過(guò)添加一個(gè)或多個(gè)背面金屬層完成該過(guò)程，將晶圓背面通過(guò)nTSVs連接到BPR。
$ o0 O% p  k& S, T9 q$ u% R  f
關(guān)鍵工藝步驟和挑戰(zhàn)
實(shí)現(xiàn)BSPDN引入了幾個(gè)新的芯片制造步驟，每個(gè)步驟都有自身的挑戰(zhàn)：
3 D; M3 ?! p/ L* R
1. BPR實(shí)現(xiàn)
在前端（FEOL）引入金屬需要仔細(xì)考慮材料選擇和工藝集成。耐火金屬如Ru或W由于在后續(xù)器件制造過(guò)程中對(duì)高溫的抵抗力而顯示出潛力。

2. 極端晶圓減薄
將晶圓減薄到幾百納米對(duì)于暴露nTSVs和最小化其電阻率很重要。這個(gè)過(guò)程需要精確控制厚度變化和選擇性刻蝕技術(shù)。

; Q& _  K* e0 r. u" l3. 晶圓鍵合和nTSV/BPR對(duì)準(zhǔn)
  r' a( x; p; O) U. k1 u晶圓鍵合步驟可能引入扭曲，這對(duì)nTSVs與底部BPR層的精確對(duì)準(zhǔn)提出了挑戰(zhàn)。采用先進(jìn)的光刻校正技術(shù)以實(shí)現(xiàn)小于10納米的重疊誤差。
1 p8 N# A7 S1 e* w$ t9 F
4. 熱管理
硅基板的極端減薄引起了對(duì)器件自加熱的擔(dān)憂。初步建模表明，晶圓背面的金屬線可以提供額外的橫向熱擴(kuò)散來(lái)緩解這種效應(yīng)。
$ J6 C0 Z* c: [/ p
性能驗(yàn)證
為了評(píng)估BSPDN實(shí)現(xiàn)對(duì)器件性能的影響，imec使用描述的制造流程構(gòu)建了一個(gè)測(cè)試載體�？s小的FinFETs通過(guò)320納米深的nTSVs連接到晶圓背面的BPRs上。


! z( P2 ~! z9 N' F) O' V圖6：顯示連接到晶圓背面和正面的縮小FinFETs的TEM圖像。該圖展示了BSPDN與活性器件的成功集成。

) b9 D% M2 l/ w! Y3 F  H- w結(jié)果令人鼓舞：

FinFET性能沒(méi)有因BPR實(shí)現(xiàn)和背面處理而降低。

在工藝結(jié)束時(shí)的退火步驟確保了最佳的器件特性。

這些發(fā)現(xiàn)驗(yàn)證了BSPDN實(shí)現(xiàn)的可行性，且不會(huì)影響器件性能。

應(yīng)用和未來(lái)前景
背面供電網(wǎng)絡(luò)在先進(jìn)半導(dǎo)體技術(shù)中有廣泛的潛在應(yīng)用：
) h! d! H# ?& i$ u. \
" C8 s. w4 e' |# f5 S" K- @# Y
1. 先進(jìn)邏輯集成電路
& {2 B8 n1 m+ }一些芯片制造商已宣布計(jì)劃在2納米節(jié)點(diǎn)及以后的邏輯集成電路中引入BSPDNs。這項(xiàng)技術(shù)特別適合6T標(biāo)準(zhǔn)單元中的納米片晶體管，有可能使標(biāo)準(zhǔn)單元高度低于6T。

) H1 v! `6 Y! x0 n4 b3 c9 [2. 3D片上系統(tǒng)（3D-SOCs）
% L8 i' P0 G: Y5 X" E% r' GBSPDNs在改善3D-SOCs性能方面具有巨大潛力。在內(nèi)存-邏輯分區(qū)設(shè)計(jì)中，邏輯晶圓的背面可用于供電，而內(nèi)存晶圓則鍵合到正面。

5 q) M% f" ]: W) }" o
圖7：帶背面供電實(shí)現(xiàn)的3D-SOC示意圖。該圖說(shuō)明了BSPDN如何集成到3D芯片設(shè)計(jì)中。

- R! B* X  S+ P4 {對(duì)這種配置的模擬顯示了令人印象深刻的結(jié)果：
' Z3 S) |" |& O3 Q& h* k4 y

底部裸片平均IR降降低81%

與傳統(tǒng)正面供電相比，峰值IR降降低77%

$ a' z- y2 O! u0 V' F& U  x5 C這些發(fā)現(xiàn)表明BSPDNs非常適合先進(jìn)CMOS節(jié)點(diǎn)的3D IC供電。

9 b" W0 G2 c6 Q0 f" x0 Y# g+ d1 e3. 擴(kuò)展功能
利用晶圓自由背面的概念可以擴(kuò)展到包含其他功能：

實(shí)現(xiàn)I/O設(shè)備

集成ESD保護(hù)設(shè)備

集成去耦電容

2 @0 |* `. v9 M例如，Imec已經(jīng)證明了在背面集成2.5D金屬-絕緣體-金屬電容（MIMCAP），將電容密度提高了4到5倍，進(jìn)一步改善了IR降性能。

結(jié)論
5 F5 ~; {3 @* g背面供電網(wǎng)絡(luò)代表了芯片設(shè)計(jì)的范式轉(zhuǎn)變，在供電效率、IR降減少和布線擁塞緩解方面提供了顯著改進(jìn)。隨著半導(dǎo)體行業(yè)繼續(xù)推動(dòng)晶體管縮放和3D集成的邊界，BSPDNs有望在實(shí)現(xiàn)下一代高性能、節(jié)能集成電路中發(fā)揮關(guān)鍵作用。

+ G7 K7 c6 ?3 \6 S關(guān)鍵技術(shù)如埋入式電源軌和納米級(jí)硅通孔的成功演示為BSPDNs的實(shí)際實(shí)現(xiàn)奠定了基礎(chǔ)。雖然在極端晶圓減薄和熱管理等領(lǐng)域仍存在挑戰(zhàn)，但持續(xù)的研究和開(kāi)發(fā)努力正在迅速解決這些問(wèn)題。
9 F$ M; o  q7 h- ]  y" n5 s  Z. S- r
$ S* Z4 y2 P$ }1 _" N- c7 FBSPDNs的潛在應(yīng)用范圍超越了傳統(tǒng)的2D集成電路，涵蓋了先進(jìn)的3D-SOCs和新穎的芯片架構(gòu)。將供電與信號(hào)布線分離的能力為芯片設(shè)計(jì)開(kāi)辟了新的可能性，有望在更小的形態(tài)因子中實(shí)現(xiàn)更高的性能、更低的功耗和增加的功能。
# J- f5 w, N; _) r) C! g+ d8 A
% x5 L! j# M% r4 x& o1 B' |
參考來(lái)源
[1] F. Author, "How to Power Chips from the Backside," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/how-power-chips-backside. [Accessed: Aug. 25, 2024].

- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
3 F9 k) c: {1 n* X7 ^% n' l5 u
  g$ ]; H% m" `/ D: }/ n歡迎轉(zhuǎn)載
1 {4 V/ y+ M( _. L% J
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！



0 N) N. b! I# j
+ w8 ~9 y* F  R0 S
關(guān)注我們

, S4 H. ^! x; o8 g& Z9 P  O

, y. K/ _8 n3 h' K4 {5 e

9 o  I9 A8 W& B+ G

                     


, D2 J5 ^8 P+ L; ~) J  m4 D" f, {
關(guān)于我們：
, v& P4 h4 A  `7 p# i深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

# q! k# R+ W5 N, z  y1 _; k6 Z# Yhttp://www.latitudeda.com/
/ P- V0 `8 ]% e* n; D  R0 H（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）