先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測(cè)依然正確。
* K/ l0 b" O) ~  O, v+ o! Z* r& u
7 n# R4 W" v& B3 E7 ?, i* ^# f& R
$ Y; r/ W5 D) D; y: v$ o/ I驅(qū)動(dòng)因素和應(yīng)用
4 s, |) T) T" m; \8 N: g! \% h$ Y推動(dòng)半導(dǎo)體行業(yè)增長的幾個(gè)主要應(yīng)用包括：
0 W- x1 t; v2 a, p' u0 Z/ a

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算

! G+ T. h7 Y$ e: c( I' D這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
$ }9 T" x( Q, ?6 X8 c% W; |

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間



9 v+ q) r. K* ^9 C圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

" @0 n& x* y, |' N主要先進(jìn)封裝技術(shù)
! b9 Z2 w; |1 x) W; p& W1. 扇出型晶圓級(jí)封裝（FOWLP）
( Z* \4 t% y. R( H, G$ EFOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。
$ H# S' D/ m3 H: x! M0 n5 L( @

圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面
/ T( ?2 {0 B, S$ ~
0 ^# [3 E2 m! \5 n* `. I& P2. 使用中介層的2.5D集成
' s9 T- X7 a2 Q+ D3 W( Y7 O2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。
  I2 r* o# |7 A8 T

圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

3. 使用TSV的3D集成
7 W1 k% ?# }. |7 ?$ d8 f3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

8 a1 D7 l) _3 X2 _9 N9 j1 n4. Chiplet架構(gòu)
! I7 F7 D0 q+ }) l$ Z8 LChiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
& n/ U7 t( }  j; ]" m2 s
' F% r+ R' r2 A9 [. w: z) ]
* p3 M2 |; O& l) K& H) j圖4：AMD和英特爾基于Chiplet的處理器示例

5. 混合鍵合
混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。

圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較

* a  y5 g! r% _關(guān)鍵封裝工藝
% z( }- c' z2 U% B7 \: X# w/ K% z; d$ @1 d幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
) }, G  J6 ~' W0 ~1. 晶圓凸點(diǎn)制作
晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）


圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程
+ I5 j1 u2 ]: V$ i0 j
2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：
2 w5 P  @. @. W. F; l) j+ C

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合
, j3 w3 }$ a2 b$ ~4 Y# `3 m
; L" n, r+ @) O- X1 M3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
$ r% d. o8 ~/ Y. m
4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻
+ ^2 {$ ?4 l- G, b- i
) [- [, ?% ^0 `& e( R5. 模塑
模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑

先進(jìn)封裝趨勢(shì)
' U3 g& L# k) f, M7 O1. 更精細(xì)的互連間距
* @* o7 J4 }* W互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
+ ^# P( Y, N5 U9 E2 u  h/ ^' z8 D微凸點(diǎn)間距：最小20μm
混合鍵合間距：

+ p0 W4 h& d; r, p1 ?" J2. 面板級(jí)封裝
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。
2 n* K- j+ G* O
( H1 T& I( }! t  O) o2 d4 _( j7 S3. 先進(jìn)基板
$ v3 T* m( ^5 t具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。

% |; X8 \! i# T" F# K; z4. Chiplet集成
9 J& s5 ]# P) W( Y作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。
, N& i& A1 [7 |# }6 f
5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。

6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。
% J& B, J/ X" h& K7 m
9 ?% V, \" R$ o( q; Q# o- D9 U% B
可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：
+ y4 g! h) n! K+ b' d$ m: q

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

需要先進(jìn)的建模和測(cè)試方法來預(yù)測(cè)和改善封裝可靠性。
: R5 T  q; _8 S2 u8 q) G& R0 g; n) p
8 r( D8 P' E, s5 I5 e. a: m
圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響

' `: d. s$ w( h材料開發(fā)
新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料

/ i; u4 Q, F3 ]& v& A
/ c, T0 q+ ]/ h5 O" D0 Q" f
/ E+ V3 k6 B. w- o' s2 A% u5 ~0 Q圖8：封裝材料介電損耗（Df）的路線圖

. q7 ]1 p) C# E6 }, l5 I
# e, H$ O2 j1 {0 k5 a# ^5 H圖9：封裝材料介電常數(shù)（Dk）的路線圖

未來展望
. |& q( P. C' W- k4 \( l, m* o先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能
. c' m/ g- a) l4 m) N' n7 B
$ ]# w; w$ ^, M7 M隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
' @! o4 w: s& |9 c( l
, ]8 ]2 \) O( n! g
0 c  j6 e: H! @* l' k4 e1 k' C結(jié)論
/ c, \/ l$ o% j& i2 H) i先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。
. J% {" c+ T0 |7 J: A- }! q* r

- F3 `# y( f: s& c2 r  N0 y' A# O0 ?參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
! i, Y/ P( n3 b6 b% d$ W2 ]
0 l# T" G2 M0 ?1 _$ X( z

6 \0 S' C" `7 Q' d; t4 R( S: H0 I- END -

, [0 W2 O, a, U, e/ e. Y% k! z軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
4 ?  s6 w3 c/ [0 @  v! M! L) c
歡迎轉(zhuǎn)載

轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

2 o- y, _# c* r: j
  }+ n2 f9 G, W  J* K  W" b% T

, A/ H. H2 D0 f; _3 Y( n
關(guān)注我們
9 ^, h! @# S, i) N  l
: p; L+ V2 j! b% C! P

) m4 V; U9 F0 ]' S

                     

( ~  `. N$ V# h, X7 [/ S" N




' l4 F, i" Y/ v+ m/ b  z關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）