鎖相環(huán) PLL 的組成和應用

硬件筆記本

點擊上方名片關注了解更多
% [) x# }8 u( F+ {7 t
0 t3 x0 y/ T3 A
鎖相環(huán)路，簡稱PLL，作用：可以鎖定相位，可以消除頻率誤差。
1、鎖相環(huán)路基本組成
# e+ B" L" o3 U9 U! i3 J
" ^7 P8 d. J3 V; I! j+ A  U鑒相器（PD）：用以比較ui、uo相位，輸出反映相位誤差的電壓uD(t)。
) H  {  }, E, T" L+ }3 d環(huán)路濾波器（LF）：用以濾除誤差信號中的高頻分量和噪聲，提高系統(tǒng)穩(wěn)定性。
壓控振蕩器(VCO)：在uC(t)控制下輸出相應頻率 fo。
若兩正弦信號頻率相等，則二者之相位差恒定；反之，只要保持其相位差恒定，即可使兩信號頻率相等。

, u* M0 K4 Y2 \+ O5 w# g- F鎖相環(huán)路的基本工作原理：
5 _+ v& p3 |  P若wi ≠wo，則ui(t)和uo(t)之間產生相位變化 → uD(t) ，與瞬時誤差相位成正比→uc(t)，濾除了高頻分量和噪聲→ wo ，去接近wi ；最終使 wi = wo ，相位誤差為常數，環(huán)路鎖定，這時的相位誤差稱為剩余相位誤差或穩(wěn)態(tài)相位誤差。
2、鎖相環(huán)路的數學模型
鑒相器的相位模型：

模型為：
: _. m( n  H9 x
壓控振蕩器的相位模型：
+ A- |2 b3 ~9 E3 O
; D- q8 [& O% y
模型為：
7 R4 g1 Z* Y) q: t: q- ]2 u1 L: x
環(huán)路濾波器的電路模型：

模型為：
; c6 ?1 Y- |0 ^, C5 V7 l- V
! ?& b8 n$ W2 r/ q7 a, CPLL的相位模型和基本方程：

4 G0 y% D( L& M/ A' T, I. y上式是一個非線性微分方程,它完整地描述了環(huán)路的控制過程。


$ A: w- o' k5 x% t9 s鎖相環(huán)路(PLL)是一個傳遞相位的閉環(huán)系統(tǒng)，只要研究它的相位數學模型或它的微分方程，即可獲得該系統(tǒng)的完整性能。

5 S! M# H8 w+ h1 C, b$ @8 G0 e3、鎖相環(huán)路的捕捉與跟蹤


1 n( @# Z3 T" h$ r  ?4、 集成鎖相環(huán)路
通用型單片集成鎖相環(huán)路L562簡介：
為多功能單片集成PLL。內部除有PD、VCO外，還有三個放大器和一個限幅器。工作頻率可達30MHz。
5 q* X% I: z0 U( N; e鑒相器（PD）采用雙差分對模擬相乘器電路，壓控振蕩器（VCO）采用射極耦合多諧振蕩器電路。限幅器用于限制鎖相環(huán)路的直流增益，以控制環(huán)路同步帶的大小。
只需單電源供電，一般采用18V電源，最大電流14mA。輸入信號電壓最大值為3V。
  y9 u" M9 S' n7 r6 @) nL562內部結構與外引腳排列：

L562內部的射極耦合多諧VCO：

CMOS鎖相環(huán)路CD4046簡介：為數字PLL。內有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內部穩(wěn)壓器等。具有電源電壓范圍寬（5~15V）、功耗低、輸入阻抗高  等優(yōu)點。工作頻率0~1MHz。內部VCO產生50%占空比的方波。輸出電平可與TTL電平或CMOS電平兼容。
9 E4 p1 p2 C% L# h8 n8 W8 u6 T# l+ H





- c  @7 [8 P- }聲明：
* o( t4 P  {" R( z+ X3 y3 Q聲明：文章來源：面包板社區(qū)czd886分享。本號對所有原創(chuàng)、轉載文章的陳述與觀點均保持中立，推送文章僅供讀者學習和交流。文章、圖片等版權歸原作者享有，如有侵權，聯(lián)系刪除。投稿/招聘/推廣/宣傳 請加微信：woniu26a推薦閱讀▼
. m( i4 z' b! N* o電路設計-電路分析
emc相關文章
6 b& k! A' {- u% t6 Z+ W( H4 R電子元器件
4 r/ C% h, {8 s" E8 H+ O8 k后臺回復“加群”，管理員拉你加入同行技術交流群。