常用存儲器兩片DDR3 PCB設計作業(yè)

小蟲哥

學習心得：

1，這次課程的學習，進度慢了很多，主要是從芯片需要扇出的比較多，位置的反復調整花費了大量的時間
2，學習到了T點布局的要點，主要是控制信號的走線設計
3，數(shù)據(jù)信號的布局布線、規(guī)則設置等和菊花鏈的設計一樣的
4，對區(qū)域規(guī)則的設置的學習，加深了學習印象以及neck mode的命令運用
5，電源的處理，要將ddr的數(shù)據(jù)信號、控制信號包括在同一電源平面之內

cesc

電容放在這個位置，跟DDR干涉，沒辦法焊接

cesc

其它都做挺好

小蟲哥

cesc 發(fā)表于 2024-5-17 14:23
其它都做挺好

忘記了，都是放在top層，我修改一下

小蟲哥

cesc 發(fā)表于 2024-5-17 14:23
其它都做挺好

已修改