李飛-兩片SDRAM菊花鏈的PCB設(shè)計(jì)作業(yè)

alter_hr

布局注意：
    1.兩片SDRAM相對(duì)CPU對(duì)稱式布局。

    2.PCB板卡設(shè)計(jì)時(shí)，空間如果足夠，與CPU放同一平面。

    3.PCB板卡設(shè)計(jì)時(shí)，空間不足時(shí)，SDRAM頂?shù)讓?duì)貼。

    4.濾波電容靠近IC管腳擺放。

    5.中間無排阻時(shí)：600-800mil；

       中間有排阻時(shí)：800-1000mil；



布線注意：
    1.特性阻抗：50ohm。

    2.數(shù)據(jù)線每9根盡量走同一層（D0-D7、LDQM；D8-D15、HDQM）。

    3.信號(hào)線間距滿足3W原則，數(shù)據(jù)線、地址線、時(shí)鐘線之間保持20mil以上或者至少3W；

    4.空間如果允許，應(yīng)該在不同功能走線之間加一根地線隔離，線寬15-30mil。

    5.高、低八位數(shù)據(jù)組等長誤差 +/-50mil；

    6.地址、控制、時(shí)鐘線一起等長+/-100mil;