PCB阻抗設(shè)計(jì)12問(wèn)，輕松帶你搞懂阻抗！

華秋 · 發(fā)表于 2024-1-5 14:56:58

阻抗，工程師們都接觸過(guò)，但能把阻抗說(shuō)清楚的工程師少之又少。阻抗看似簡(jiǎn)單，實(shí)則難以言表。

下面我們用快問(wèn)快答的方式，輕松幫你搞懂阻抗！

01 問(wèn)：什么是阻抗？

答：在有電阻、電感和電容的電路里，對(duì)交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成，但不是三者簡(jiǎn)單相加。阻抗的單位是歐姆。

PCB中的阻抗是指電路板上導(dǎo)線、電源、負(fù)載和其他元件之間的電阻抗。PCB阻抗控制是設(shè)計(jì)PCB電路板的重要環(huán)節(jié)，以確保電路板性能和穩(wěn)定性。在高速電路設(shè)計(jì)中，保持適當(dāng)?shù)淖杩怪陵P(guān)重要，因?yàn)椴贿m當(dāng)?shù)淖杩箷?huì)導(dǎo)致信號(hào)受到嚴(yán)重的噪聲干擾。

02 問(wèn)：什么是單端阻抗？

答：?jiǎn)味俗杩故翘匦宰杩沟囊环N，它是指電路中單個(gè)信號(hào)線的阻抗。在單端傳輸中，信號(hào)通過(guò)單個(gè)信號(hào)線進(jìn)行傳輸。

03 問(wèn)：什么是差分阻抗？

答：差分信號(hào)線結(jié)構(gòu)用于控制阻抗，驅(qū)動(dòng)端輸入極性相反的兩個(gè)信號(hào)波形，由兩根差分線傳送，接收端減法處理，這種方式在高速數(shù)模電路中用于提升信號(hào)完整性和抗噪聲干擾。

04 問(wèn)：什么是共面阻抗？

答：共面阻抗是信號(hào)線在GND/VCC間傳輸時(shí)的測(cè)試阻抗，共面波導(dǎo)是高頻和微波電路中常見(jiàn)的平面結(jié)構(gòu)導(dǎo)體線路。共面阻抗與波導(dǎo)的幾何形狀、導(dǎo)體寬度、介質(zhì)參數(shù)等因素有關(guān)，通過(guò)調(diào)整這些因素可以控制電磁波在共面波導(dǎo)中的傳播特性。共面阻抗的大小決定了電磁波在共面波導(dǎo)中的傳播特性。

05 問(wèn)：?jiǎn)味俗杩篂槭裁纯刂?0歐姆？

答：50歐姆是業(yè)界默認(rèn)值，具有便于加工、損耗低的優(yōu)勢(shì)，但并非必須的。取決于接口，如75歐姆是遠(yuǎn)程通訊標(biāo)準(zhǔn)，線纜和天線使用75歐姆時(shí)需匹配PCB線路阻抗。特殊芯片可通過(guò)改善驅(qū)動(dòng)能力降低阻抗，提高EMI和串?dāng)_抑制效果。例如，Intel要求阻抗控制在37歐姆、42歐姆甚至更低。

06 問(wèn)：差分阻抗為什么控制100歐姆？

答：差分阻抗和單端阻抗的設(shè)定具有一定的歷史沿革和應(yīng)用背景。這些阻抗值的確定主要是為了滿足特定接口和芯片的需求，以確保信號(hào)的穩(wěn)定傳輸和良好的電氣性能。常見(jiàn)的阻抗值為100歐姆，也有90歐姆和85歐姆的，這些阻抗值的設(shè)定可以減少信號(hào)反射、干擾和失真，提高信號(hào)的傳輸效率。

07 問(wèn)：差分線為什么要平行走線？

答：差分線通常采用平行走線設(shè)計(jì)，以提高抗干擾能力和保持阻抗連續(xù)性。這種設(shè)計(jì)保持兩條線之間的耦合程度不變，確保阻抗連續(xù)性。

然而，差分線的定義并不要求必須平行。在不采用平行走線設(shè)計(jì)時(shí)，需確保間距大于5W，單線阻抗一致，且外界干擾較小。這樣可以實(shí)現(xiàn)不平行走線，無(wú)需耦合兩條線。

在測(cè)試夾具中，差分線通常為單端走線，阻抗控制為50歐姆。使用飛線或同軸線連接兩條線，只要最終匯集到接收端，也可進(jìn)行差分傳輸。

08 問(wèn)：差分線不做等長(zhǎng)可以嗎?

答：不可以，差分線最重要的物理規(guī)則要求是等長(zhǎng)。

差分線等長(zhǎng)至關(guān)重要，因?yàn)榻邮斩藢?duì)兩條線信號(hào)進(jìn)行差異運(yùn)算。信號(hào)為梯形波，不等長(zhǎng)的線會(huì)導(dǎo)致相位誤差，可能導(dǎo)致傳輸錯(cuò)誤。理想信號(hào)應(yīng)為波峰對(duì)波谷，但不等長(zhǎng)線可能導(dǎo)致相位差異達(dá)180度，使傳輸出錯(cuò)。

即使相位差較小，如30度，也會(huì)嚴(yán)重影響眼圖，使差模分量轉(zhuǎn)變?yōu)楣材７至�，降低共�？箶_能力。因此，差分線等長(zhǎng)是關(guān)鍵指標(biāo)，通常要求誤差不超過(guò)5mil，最大允許10mil誤差。

09 問(wèn)：差分對(duì)可以不同層走線嗎?

答：是可以采用上下兩層走線的方式，并且理論上這種方式比同層走線更優(yōu)。首先，BGA出線更容易實(shí)現(xiàn)。更重要的是，通過(guò)將差分線分布在不同的層上，可以大大減小玻纖效應(yīng)的影響。

然而，在實(shí)際工程中，由于加工工藝的限制，不同層的走線可能會(huì)出現(xiàn)隨機(jī)誤差，導(dǎo)致上下兩層走線無(wú)法準(zhǔn)確重疊。這種誤差可能會(huì)對(duì)差分線的性能產(chǎn)生嚴(yán)重影響，因此這種走線方式有一定的缺陷。

10 問(wèn)：高速pcb設(shè)計(jì)那些影響阻抗？

答：

1、線寬：阻抗線寬與阻抗成反比,線寬越細(xì),阻抗越高,線寬越粗,阻抗越低。

2、銅箔：銅箔厚度與阻抗成反比,銅厚越厚,阻抗越低,銅厚越薄,阻抗越高。

3、線距：間距與阻抗成正比，間距越大,阻抗越大，間距越小,阻抗越小。

4、共面：阻抗線距導(dǎo)體的間距與阻抗成正比,間距越大,阻抗越大，間距越小,阻抗越小。

11 問(wèn)：PCB制版選材那些影響阻抗？

答：