Vivado邏輯分析儀使用教程

我應(yīng)該

傳統(tǒng)的邏輯分析儀在使用時(shí)，我們需要將所要觀察的信號(hào)連接到FPGA的IO管腳上，然后觀察信號(hào)。當(dāng)信號(hào)比較多時(shí)，我們操作起來(lái)會(huì)比較繁瑣。在線邏輯分析儀就比較好的解決了這個(gè)問(wèn)題，我們可以將這些功能加到FPGA設(shè)計(jì)當(dāng)中。

其中待測(cè)設(shè)計(jì)就是我們整個(gè)的邏輯設(shè)計(jì)模塊，在線邏輯分析儀也同樣是在FPGA設(shè)計(jì)中。通過(guò)一個(gè)或多個(gè)探針來(lái)采集希望觀察的信號(hào)。然后通過(guò)JTAG接口，將捕獲到的數(shù)據(jù)通過(guò)下載器回傳給我們的用戶界面，以便我們進(jìn)行觀察。