本帖最后由 小哥 于 2013-12-5 11:22 編輯 * ~5 s9 B6 Y1 ^. L k+ ?4 l& p
* a! H+ U* n, E( M
Allegro是Cadence推出的先進(jìn) PCB 設(shè)計(jì)布線工具。Allegro提供了良好且交互的工作接口和強(qiáng)大完善的功能,和它前端產(chǎn)品orcad、Capture的結(jié)合,為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。 Allegro 擁有完善的Constraint 設(shè)定,用戶只須按要求設(shè)定好布線規(guī)則,在布線時(shí)不違反 DRC 就可以達(dá)到布線的設(shè)計(jì)要求,從而節(jié)約了煩瑣的人工檢查時(shí)間,提高了工作效率!更能夠定義最小線寬或線長(zhǎng)等參數(shù)以符合當(dāng)今高速電路板布線的種種需求。 這里為大家介紹下,我們?cè)?a href="http://qmagazine.cn/forum-114-1.html" target="_blank" class="relatedlink">pcb設(shè)計(jì)中常用到的組件。通俗的講主要分為三部分:繪制原理圖的、PCB layout的、制作焊盤的; 從“開始”--“所有程序”--“Cadence”目錄,找到安裝程序,如圖1: 圖1 下圖中標(biāo)示處,為我們常用的3個(gè)組件: 圖2 圖3
; v; s. b* O6 d: N' S將它們右鍵發(fā)送快捷方式到桌面上,快捷方式圖標(biāo)如圖4: 圖4
6 }4 C# V0 p) q- K r( _, } G) d9 I: S
7 w: c# T4 o8 A8 r T下圖為繪制原理圖的組件,如圖5: 圖5 圖中標(biāo)示處,為Capture CIS畫圖組件,建議選擇此項(xiàng),并勾選“Use as default”。 4 w* n2 d6 ~8 U$ Z* `& P* X) o% K
, R! r+ O- Z' |0 Q' S# @( I5 F
7 ?0 ?- v: z" v" r+ e# }- T! w9 o
下圖為PCB Layout的組件,如圖6: 圖6 圖中標(biāo)示處,為PCB Design GXL組件,建議選擇此項(xiàng),并勾選“Use as default”。 / ] @# m7 P; s4 X
1 H6 I9 t( S& b7 z6 V) L$ v, C! v: M3 @# W0 q4 y' U9 _) t* ~/ Y
/ X8 J2 b5 {& m
下圖為制作焊盤的組件,如圖7: 圖7 . f0 @# u$ f) n6 g5 F
以上是對(duì)Allegro設(shè)計(jì)軟件常用PCB組件的介紹,及怎樣選擇設(shè)置打開它們。 . _5 ?3 `: c5 G9 z) Q
' Y/ s4 |' P$ r# B大家有Allegro方面的問(wèn)題,可以跟帖討論或者發(fā)郵件到郵箱932026701@qq.com,相互交流。
5 M0 F' ]. O7 S+ x$ |此教程 pdf文檔百度網(wǎng)盤下載鏈接 :小哥Allegro教程之常用組件的介紹 pdf$ I( L4 s/ R& G/ G" z# M
Editor By:小哥4 H- V& B7 j# e/ `% r4 r
% L( k+ w+ L/ | ? |