電子產業(yè)一站式賦能平臺

PCB聯(lián)盟網

搜索
查看： 10173|回復： 17
收起左側

[已解答問題] 晶振、電容和1M電阻布局布線

[復制鏈接]

1

主題

26

帖子

185

積分

一級會員

Rank: 1

積分
185
跳轉到指定樓層
樓主
發(fā)表于 2016-10-23 19:10:11 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
MCU時鐘往往外接晶振、電容，有的會并一個1M電阻，PCB布局時怎么布局好？MCU出來是先晶振后電容好還是先電容后晶振好？還有1M的電阻放那個位置比較好？布線應該注意什么？
回復

使用道具 舉報

0

主題

32

帖子

187

積分

一級會員

Rank: 1

積分
187
推薦
發(fā)表于 2018-6-11 23:04:55 | 只看該作者

為什么需要“π”型濾波方式？我在百度和書上都沒有找到這種的做法的依據，可不可以詳細說明一下？或者有這方面的資料？
回復 支持 1 反對 0

使用道具 舉報

沙發(fā)
發(fā)表于 2016-10-24 10:22:32 | 只看該作者
MCU出來直接晶振
回復 支持 反對

使用道具 舉報

22

主題

328

帖子

1727

積分

三級會員

Rank: 3Rank: 3

積分
1727
板凳
發(fā)表于 2016-10-24 19:15:18 | 只看該作者
怎么設計的，學習學習。
回復 支持 反對

使用道具 舉報

1070

主題

9432

帖子

4萬

積分

聯(lián)合創(chuàng)始人

元始天尊

Rank: 3Rank: 3

積分
49604

突出貢獻優(yōu)秀版主榮譽管理

QQ
地板
發(fā)表于 2016-10-25 08:59:04 | 只看該作者
晶振是一個干擾源，本體表層及第二層禁止其他網絡走線，并注意在晶體引腳及負載電容處多打地過孔。
晶振走線盡量短，晶振走線盡量不要打孔換層，走在和器件同面，并且采用“π”型濾波方式，如圖所示。


凡億教育 課堂免費視頻匯總：https://www.fanyedu.com
回復 支持 反對

使用道具 舉報

1

主題

26

帖子

185

積分

一級會員

Rank: 1

積分
185
5#
發(fā)表于 2016-10-27 22:57:49 | 只看該作者
Kivy 發(fā)表于 2016-10-25 08:59
晶振是一個干擾源，本體表層及第二層禁止其他網絡走線，并注意在晶體引腳及負載電容處多打地過孔。晶振走線 ...

謝謝Kivy~~
回復 支持 反對

使用道具 舉報

2

主題

282

帖子

1362

積分

凡億讀者

積分
1362
6#
發(fā)表于 2016-10-28 09:33:00 | 只看該作者
學習了，
回復 支持 反對

使用道具 舉報

Gan

1

主題

107

帖子

686

積分

二級會員

Rank: 2

積分
686
7#
發(fā)表于 2016-10-31 14:59:55 | 只看該作者
very good TQ
回復 支持 反對

使用道具 舉報

23

主題

301

帖子

1702

積分

三級會員

Rank: 3Rank: 3

積分
1702
QQ
8#
發(fā)表于 2017-7-29 11:36:52 | 只看該作者
資料很好，強烈支持樓主，感謝分享！
回復 支持 反對

使用道具 舉報

0

主題

70

帖子

380

積分

一級會員

Rank: 1

積分
380
9#
發(fā)表于 2017-7-29 12:14:33 | 只看該作者
真是難得給力的帖子啊。
回復 支持 反對

使用道具 舉報

0

主題

409

帖子

1809

積分

三級會員

Rank: 3Rank: 3

積分
1809
10#
發(fā)表于 2017-8-2 09:03:39 | 只看該作者
支持一下，學習學習，謝謝分享
回復 支持 反對

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關注微信 下載APP 返回頂部 返回列表