Cadence Allegro在進(jìn)行高速信號(hào)設(shè)計(jì)的時(shí)候如何進(jìn)行進(jìn)行無盤設(shè)計(jì)呢？

嘻嘻哈哈123 · 發(fā)表于 2021-4-27 11:42:31

Cadence allegro在進(jìn)行高速信號(hào)設(shè)計(jì)的時(shí)候如何進(jìn)行進(jìn)行無盤設(shè)計(jì)呢？

答：做無盤設(shè)計(jì)的目的，是因?yàn)橥ǹ椎暮副P在內(nèi)電層，是具有寄生電容的效應(yīng)的，容易造成阻抗的不連續(xù)，導(dǎo)致信號(hào)出現(xiàn)發(fā)射，從而影響信號(hào)的完整性，所以在處理高速信號(hào)時(shí)候，在PCB設(shè)計(jì)端就將走線連接層的焊盤去掉，最大程度的保持地過孔與通孔連接處的走線阻抗一致，具體操作的步驟如下所示：

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

本條問答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！