Cadence Allegro什么是層次式電路設(shè)計(jì)，它的優(yōu)點(diǎn)有哪些呢？

嘻嘻哈哈123 · 發(fā)表于 2021-3-23 16:03:14

Cadence allegro什么是層次式電路設(shè)計(jì)，它的優(yōu)點(diǎn)有哪些呢？

答：層次式電路設(shè)計(jì)（Hierarchical Design），通常是在設(shè)計(jì)比較復(fù)雜的電路和系統(tǒng)時(shí)采用的一種自上而下的電路設(shè)計(jì)方法，即首先在一張圖紙上設(shè)計(jì)電路總體框圖，然后再在另外層次圖紙上設(shè)計(jì)每個(gè)框圖代表的子電路結(jié)構(gòu)，下一層次中還可以包括框圖，按層次關(guān)系將子電路框圖逐級(jí)細(xì)分，直到最低層次上為具體電路圖，不再包括子電路框圖，如圖3-107所示，是一個(gè)大概的層次式原理圖的框架。

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

本條問答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！