|
|
使用Altium designer有一段時間了，畫了一些板子，過程中到處都出現(xiàn)了錯誤，在這里我結(jié)合畫一個FPGA開發(fā)板所犯的錯誤小結(jié)一下，希望大家不會犯同樣的錯誤了。& J+ [# q# ^' J. n+ `
這里先截下我最初畫這個開發(fā)板的一張“慘不忍睹”的PCB讓大家看看。
% \, \! N6 [* D: v) Z R) dTop Layer如圖：
; f* W+ k0 [6 W; ?7 L" s2 f! F![]() ! H- g- l p( V/ V2 j
Bottom Layer如圖：" _1 H- L- I/ D& a
![]()
, i4 x4 O' E1 [9 z! n3 C) m { \0 w第一遍畫的時候，想“速戰(zhàn)速決”把它畫完，草草了事，但是等全部布線完以后卻發(fā)現(xiàn)這里面的錯誤實在是太多了，我覺得最核心的錯誤就是一開始就沒有注意整個系統(tǒng)各個元器件的布局，從而導(dǎo)致了“災(zāi)難”的發(fā)生，后來的布線也就非常困難。大家很容易可以在上圖中看出布線的長度大部分都很長，其實這也是非常嚴重的錯誤，尤其對于高速信號線來說。輸入、輸出端用的導(dǎo)線應(yīng)該盡量短，且盡量不要長距離的平行，當(dāng)然，差分線除外。我們知道，其實每個元器件都會有引腳電感，從芯片的引腳導(dǎo)線到電阻、電容和電感線圈的引線，每條線和走線都有寄生電容和電感，它們直接影響著導(dǎo)線的阻抗并且對高頻率敏感。
0 M0 T; y0 F9 ]: R, P
( M% W( \) {: L0 Y# F) S一般來說，在低頻段時導(dǎo)線主要呈現(xiàn)電阻特性，而根據(jù)RF電路理論可知，在高頻段時，導(dǎo)線會呈現(xiàn)電感特性，我畫的這個板子是25MHz的，所以可以對這個因素含糊一點了，但是，為了防止帶來不必要的麻煩，在走高頻信號線時還是小于150MHz波長的1/20為好，以免在板子上形成意外的干擾源，因為當(dāng)信號頻率達到150MHz以上時，PCB走線就相當(dāng)于“變成”了一個有效的天線了！6 o% I5 \3 f1 P2 _& S" I4 o
8 ?. c$ t9 W3 _& `3 x- l/ y9 F, N
我們還得注意一下差分信號的走線，很重要的一點就是差分信號線在板子上的走線必須一樣長，而且對于信號速率在一百MHz以上的，還得選用帶阻抗控制的高速連接器，我畫這塊板子的時候不需要考慮這點，但我還是提防了一下，順便在這里提一下，嘿嘿，要是以后遇到這么高的頻率時，就得好好斟酌了，否則會引發(fā)EMI問題喔。( `: \7 Y" ]0 r8 p6 T( J
8 P- ^5 r1 h% x s9 k( I- Q" h- ~8 _
不知道大家有沒有發(fā)現(xiàn)，在上面我畫的PCB中其實蘊含著一個很好的優(yōu)點，那就是整個板子的過孔很少！大家應(yīng)該都知道，在布線時，我們應(yīng)該盡量少用或者不用過孔，因為這個會帶來更多的集總線模型電感，這就可能會使信號質(zhì)量降低，更有甚者會引發(fā)EMI問題，那可就比較麻煩了。& B: k; r/ S: Q: E
, f7 n! r, S9 Y/ y
之后我又重新好好地畫了幾次，再截個圖看看，
/ N" r- a* k, a6 K0 t8 ^$ f! J& W6 ~3 L
Top Layer如圖：
; H; G7 a$ s$ M- e![]() 4 _+ p6 N, v$ R" \0 x: d0 Q
Bottom Layer如圖：
, p7 x* r- }, `: w' n![]() ! R/ H. i: K4 {
感覺比第一遍畫的圖還是有改進的，但肯定還可以畫得更好，只是覺得目前的話，就這個水平了，以后再慢慢練！5 g0 A! c3 _& Q: d6 x. B' W
; G* H8 X" o+ n3 {, S+ w1 c9 i
轉(zhuǎn)載：QQ空間 整理 ：聯(lián)盟網(wǎng)（qmagazine.cn） |
|
電子產(chǎn)業(yè)一站式賦能平臺
窺視卡
置頂卡
變色卡
