您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V8 m, t4 v) s3 L2 q4 J
------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N4 ~; T! Q; A3 D; d
使用前請您先閱讀以下條款:* Z, v/ C# V% v+ s& u5 {
1.評審PCB全程保密不外發(fā),評審之后會進行文件刪除,介意者不要發(fā)送文檔!: Z( O/ D- {: @0 w, m
2.評審報告只是局部截圖并添加文字說明,如需更詳細的請內容請聯系我們評審人員8 i/ r4 a& {& B ?8 S9 W ], X2 H1 G# N* y. A- c
3.評審意見僅供參考意見,由此造成的任何相關損失網站概不負責1 R/ a* u; |- D. U2 v" U/ K* r
------------------------------------------------------------------------------------
8 v; o0 V: k8 {/ ~ b- K |
|
一.布局問題: 1.【問題分析】:晶振的布局存在問題,其對應的鋁箔電容沒有起到作用. 【問題改善建議】:晶振的布局考慮π型濾波,先經過濾波電容濾波后接入晶振。 二.布線問題: 1.【問題分析】:電容電阻中間的銅皮沒有割掉,一方面影響生產工藝,一方面干擾信號。 【 問題改善建議】:建議在電容電阻的封裝中放置cutout,對其割除。 2.【問題分析】:一個地的銅皮分兩次鋪,沒必要。 【問題改善建議】:整體敷地銅,可以選中板框,快捷鍵TVG。 3.【問題分析】:在GND1層,入下圖所示存在多余的銅皮。 【問題改善建議】:建議將多余的銅皮刪掉。 4.【問題分析】:導線沒連接到焊盤中心,容易出現虛焊的情況;且如下圖所示,與GND網絡短接,這樣會出現短路的情況。 【問題改善建議】:建議修改,可以shift+E抓取中心。 5.【問題分析】:過孔打在焊盤上了,容易出現漏錫的情況。 【問題改善建議】:建議在焊盤附近的空閑處打孔。 6.【問題分析】:入下圖所示,導線都沒連接到焊盤的中心,只是粘上一點,這樣會虛焊,出現開路。 【問題改善建議】: 7.【問題分析】:電容電阻中間穿線了,焊接時容易短路。 【問題改善建議】:建議移開,或者打孔換層走線。 8.【問題分析】:Flash的處理存在問題,其所有的信號線需等長。 【問題改善建議】:建議進行等長處理。 9.【問題分析】:晶振下方穿線了,其下方的信號線會受到干擾。 【問題改善建議】:建議對晶振進行包地隔離處理,且將下方的線移開。 三.生產工藝: 1.【問題分析】:所有的過孔都開窗了,生產后,裸露的部分容易被腐蝕,產生短路的情況。 【問題改善建議】:建議進行蓋油處理。 2.【問題分析】:pcb中絲印沒有調整,生產時會發(fā)生缺失和不清的情況。 【問題改善建議】:建議將絲印統一進行調整。 3.【問題分析】:板框線的keepout屬性勾選了,出gerber文件時會沒有板框。 【問題改善建議】:建議將keepout屬性的勾去掉。 & z8 O; W7 f' U5 Z# u
|