【凡億教育視頻】Altium designer 四層核心板全套pcb設(shè)計速成實戰(zhàn)PCB視頻

admin

Altium designer 四層 pcb設(shè)計速成實戰(zhàn)視頻  凡億PCB 視頻鏈接：https://item.taobao.com/item.htm?spm=a1z10.3-c-s.w4002-21870448573.9.751e7d4aOdG3Iv&id=594484273562 4層PCB進階教程，全程手把手教學(xué)，完整實操案例，6+1技術(shù)指導(dǎo)支持，真實案例+全程實戰(zhàn)+技術(shù)支持，15天速成高速pcb設(shè)計高手教程。 此課程包括： 第一部分 原理圖       1.1、原理圖的模塊簡介       1.2、原理圖的編譯與檢查       1.3、原理圖的導(dǎo)入 第二部分  PCB設(shè)計前期處理       2.1、PCB常用參數(shù)設(shè)置       2.2、PCB的疊層及阻抗 第三部分  布局       3.1、模塊化布局       3.2、菊花鏈(fy-by)拓?fù)浣Y(jié)構(gòu)的分析及布線規(guī)劃 第四部分 布線       4.1、CLASS及常用規(guī)則的創(chuàng)建       4.2、PCB的扇孔處理       4.3、SDRAM的布線       4.4、Flash的布線       4.5、排針的布線       4.6、走線聯(lián)通性處理及電源分割4.7、SDRAM的蛇形等長       4.8、菊花鏈(fly-by)的蛇形等長 第五部分       PC B的后期處理       5.1、走線優(yōu)化及常規(guī)規(guī)避emc的一些做法       5.2、絲印調(diào)整及常見DRC檢查       5.3、Gerber及生產(chǎn)資料的輸出與整理 [size=0.83em]AD 4層6.jpg (286.68 KB, 下載次數(shù): 0) 下載附件  [url=]保存到相冊[/url] [color=rgb(153, 153, 153) !important]20 分鐘前 上傳 布局布線要求 1）所有的顯示接口（不論采用的是接口或者FPC）盡量放在板邊，方便插拔； 2）主芯片與顯示接口的位置不要放的太遠，盡量縮短走線的距離，走線屬于高速高速信號； 3）走線拐角盡量用圓弧或者鈍角，不能為直角或者銳角，需要保證阻抗的連續(xù)性； 4）LVDS的信號線需要嚴(yán)格遵守差分規(guī)則來走線，要求阻抗為100歐姆，誤差控制±10%。差分對內(nèi)的誤差需要控制在5mil，差分對間的誤差控制在100mil，差分等長走線方法可以參照前文差分的繞線方法； 5）MIPI、EDP的信號線需要嚴(yán)格遵守差分規(guī)則來走線，要求阻抗為100歐姆，誤差控制±10%，差分對內(nèi)的誤差控制在5mil，差分對間的誤差控制在30mil。 6）MIPI/LVDS網(wǎng)絡(luò)的總長度，包括PCB走線長度、FPC連接線長度、接收端PCB走線長度，盡量控制在10inch以內(nèi)，最長不要超過了15inch，不然信號質(zhì)量會受到影響； 7）EDP網(wǎng)絡(luò)的總長度，傳輸速率在2.7Gbps以下的，盡量將走線控制在10inch以內(nèi)，如果有要求傳輸速率在5.4Gbps的信號，將走線長度控制在5inch以內(nèi)； 8）為了抑制電磁輻射，MIPI、LVDS、EDP等高速信號的差分線盡量走線內(nèi)層，靠近GND平面的走線層來走線，保證走線不要跨分割，否則會造成差分線阻抗的不連續(xù)性和增加外部噪聲對差分線的影響，如果是走在表層，盡量包地處理或者拉大跟其它信號的間距，保證20mil以上； 9）MIPI、LVDS、EDP等高速信號的差分線盡可能的減少過孔換層，過孔會造成線路阻抗的不連續(xù)，如果需要打孔換層來走線，保證差分過孔的一致性，以及在換孔位置就近安排一個回流地過孔，以用于信號回流。 以上要求布局布線要求，盡可能的嚴(yán)格處理實施，如圖4-32。 視頻鏈接：https://item.taobao.com/item.htm?spm=a1z10.3-c-s.w4002-21870448573.9.751e7d4aOdG3Iv&id=594484273562