CADENCE高速電路板設(shè)計與仿真：原理圖與PCB設(shè)計（第5版）

河?xùn)|老帥 · 發(fā)表于 2018-3-6 21:53:45

CADENCE高速電路板設(shè)計與仿真(原理圖與pcb設(shè)計-第5版)包括pdf版本的電子書，已經(jīng)去掉水印。和相關(guān)的工程設(shè)計文件資料。出版社：電子工業(yè)出版社作者：周潤景,王洪艷

由周潤景等編著的《Cadence高速電路板設(shè)計與仿真》以Cadence, allegro SPB16.3為基礎(chǔ)，從設(shè)計實踐的角度出發(fā)，以具體電路為范例，由, 淺入深地詳盡講解元器件建庫、原理圖設(shè)計、布局、布線、規(guī)則設(shè)置、報告, 檢查、底片文件輸出、后處理等PCB設(shè)計的全過程，內(nèi)容包括原理圖輸入及, 元器件數(shù)據(jù)集成管理環(huán)境的使用，中心庫的開發(fā)，PCB設(shè)計工具的使用，以, 及后期電路設(shè)計需要掌握的各項技能等。無論是對前端設(shè)計開發(fā)（原理圖設(shè), 計），還是對PCB板級設(shè)計，PCB布線實體的架構(gòu)，本書都有全面的講解，極, 具參考和學(xué)習(xí)價值。, 《Cadence高速電路板設(shè)計與仿真》適合對PCB設(shè)計有一定基礎(chǔ)的中、高, 級讀者閱讀，也可作為電子及相關(guān)專業(yè)PCB設(shè)計的培訓(xùn)用書。

文件比較大分四個壓縮包請自行下載需要四個壓縮包都下載下來才可以解壓請注意

游客，如果您要查看本帖隱藏內(nèi)容請回復(fù)

[資料珍貴請回復(fù)獲取下載]