Cadence allegro orcad繪制原理圖時(shí),對(duì)某些屬性隱藏或者顯示應(yīng)該怎么處理呢?
答:我們?cè)诶L制原理圖的時(shí)候,總會(huì)有很多參數(shù)出現(xiàn)在原理圖中。有時(shí)候我們想對(duì)某些參數(shù)進(jìn)行隱藏,對(duì)某些參數(shù)進(jìn)行顯示,具體應(yīng)該怎么做呢?我們舉一個(gè)簡(jiǎn)單的例子來(lái)進(jìn)行描述原理圖屬性隱藏或者顯示的方法,其它屬性也是一樣的方法,對(duì)其進(jìn)行舉一反三就好,操作的方法與步驟都是一模一樣的。 游客,如果您要查看本帖隱藏內(nèi)容請(qǐng) 回復(fù)
--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧,日積月累你也是專家!
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說(shuō)明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享!
3、表述觀點(diǎn)僅代表我方建議,不對(duì)直接引用造成損失負(fù)責(zé)! -------------------------------------------------------------- 更多技術(shù)干貨文章推送,請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)!
|