AD 2層 CC1310板評審報告20190130

凡億劉老師

您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
& b" P' A* E$ \6 B! B4 }! e------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [
  C$ J7 y: w' M) J; k使用前請您先閱讀以下條款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
# R- j# ^  D* |1.評審PCB全程保密不外發(fā)，評審之后會進(jìn)行文件刪除，介意者不要發(fā)送文檔！, D( i* |- o5 P/ G( \0 `% [
1 ~% W" a; }4 U2 r- M6 u2.評審報告只是局部截圖并添加文字說明，如需更詳細(xì)的請內(nèi)容請聯(lián)系我們評審人員
* [: a4 _+ x( P( [0 w3.評審意見僅供參考意見，由此造成的任何相關(guān)損失網(wǎng)站概不負(fù)責(zé)# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
------------------------------------------------------------------------------------
' H8 }- q( s' z( J

一．布局問題：

1.【問題分析】：電源VDDS的濾波電容的擺放存在問題，離對應(yīng)的管腳太遠(yuǎn)了，完全起不到濾波效果；同樣VDDR的也一樣。

【問題改善建議】：建議濾波電容靠近對應(yīng)的管腳擺放。

2.【問題分析】：晶振Y1的擺放里管腳太遠(yuǎn)了，且濾波電容也放的太遠(yuǎn)；Y2有源晶振也一樣。

【問題改善建議】：晶振靠近管腳擺放，且先經(jīng)過濾波片電容，布局走線都要考慮π型濾波；晶振是干擾源，他的下方不能放器件和走線。

3.【問題分析】：天線A1的布局存在問題，線的走向也是繞來繞去，嚴(yán)重的影響了信號。

【問題改善建議】：對于天線的布局布線要考慮線盡量短，且盡量走直，如有轉(zhuǎn)角，建議使用弧形轉(zhuǎn)角。

二．布線問題：

1.【問題分析】：板中還存在較多的尖角銅和孤島銅；尖角銅皮會對信號產(chǎn)生折射，孤島銅皮在生產(chǎn)時容易掉落或翹起，對板子造成不良影響。

【問題改善建議】：建議細(xì)致檢查下銅皮，放置cutout對孤島銅和尖角銅進(jìn)行割掉處理。且把小器件和晶振器件中間的銅割掉。

2.【問題分析】：箭頭所指的3根線把一大把的線欄死，轉(zhuǎn)了這么大的一個彎。（板中多處這樣，建議再檢查）

【問題改善建議】：建議移動這3根線，調(diào)整下，布線時，我們不要因為小部分的線而使大把的線繞路。

3.【問題分析】：頂層敷銅而底層沒有敷銅。

【問題改善建議】：考慮成本的問題的話，可以這樣操作；但建議頂?shù)讓臃筱~，且在空閑處打上地孔，縮小回流路徑。

4.【問題分析】：VDDR應(yīng)該是個大電流。10mil的線寬是不夠的。電流大，載流不夠可能會燒壞。

【問題改善建議】：建議對齊進(jìn)行加粗。（可以根據(jù)經(jīng)驗值，大概20mil過1A來增加線寬）

三．生產(chǎn)工藝：

1.【問題分析】：如下圖，器件都疊在一起了，這樣會導(dǎo)致器件焊接不上的情況。

【問題改善建議】：板子空間還是比較空閑的，建議盡量拉開間距。

大河海

學(xué)習(xí)學(xué)習(xí)，