PCB設計中包地就好好包，不要這么“摳門”好嗎？

正所謂包地包得好，阻抗和串擾控制沒煩惱，包地包不好，debug時就真的很困擾！下面來大家介紹一個與“摳門”有關的包地設計誤區(qū)。
 
關于包地，高速先生之前也寫過很多關于它的文章，例如包地的間隔，包地的打孔，包地的參考這些方面的誤區(qū)。當你們以為包地的問題我們已經(jīng)講完的時候，我們又有新的idea了。這次終于和我們的客戶debug案例無關了哈，純粹是高速先生自己測試板研究的東西。

高速先生在某一次去計算包地阻抗的時候，看到了阻抗計算的模型，突然有一個很有意思的問題涌現(xiàn)出來，那就是這個模型規(guī)定了信號的線寬，信號到下面參考平面的厚度，信號到旁邊同層包地距離，這樣就算出了阻抗值，那么同層包地的地平面寬度對信號的阻抗會有影響嗎？于是高速先生就想要不要做一塊測試板出來測試驗證下。