EMC調(diào)試案例（四）：PC模塊靜電放電出現(xiàn)宕機(jī)黑屏現(xiàn)象問題分析與調(diào)試

PC模塊靜電放電出現(xiàn)宕機(jī)黑屏現(xiàn)象問題分析與調(diào)試問題現(xiàn)象描述：PC模塊在進(jìn)行靜電放電測(cè)試時(shí)，發(fā)現(xiàn)對(duì)雙層USB端子、RJ45端子的金屬外殼進(jìn)行±6KV接觸放電測(cè)試時(shí)出現(xiàn)顯示黑屏、畫異，拔插HDMI信號(hào)后無(wú)法正常顯示，系統(tǒng)出現(xiàn)宕機(jī)、死機(jī)現(xiàn)象。對(duì)耳機(jī)端子進(jìn)行±15KV空氣放電測(cè)試時(shí)，也會(huì)出現(xiàn)顯示黑屏、畫異，拔插HDMI信號(hào)后無(wú)法正常顯示，系統(tǒng)出現(xiàn)宕機(jī)、死機(jī)現(xiàn)象。更換不同的測(cè)試樣品，測(cè)試結(jié)果相同，排除個(gè)案問題；更換不同的測(cè)試場(chǎng)地測(cè)試結(jié)果相同，排除測(cè)試場(chǎng)地的影響。

圖1：PC模塊實(shí)物圖
問題現(xiàn)象分析：
根據(jù)出現(xiàn)的黑屏、畫異后系統(tǒng)宕機(jī)、死機(jī)現(xiàn)象判斷是系統(tǒng)奔潰導(dǎo)致，而對(duì)于PC產(chǎn)品來(lái)說(shuō)引起系統(tǒng)奔潰的原因如下：
1、CPU受到靜電放電干擾，導(dǎo)致其工作狀態(tài)異常，系統(tǒng)奔潰后出現(xiàn)宕機(jī)、死機(jī)現(xiàn)象。
2、DDR模塊電路受到靜電放電干擾，導(dǎo)致與CPU之間數(shù)據(jù)交換錯(cuò)誤，引發(fā)系統(tǒng)奔潰后出現(xiàn)宕機(jī)、死機(jī)現(xiàn)象。
3、靜電放電干擾引發(fā)系統(tǒng)供電電源電壓波動(dòng)，波動(dòng)范圍超過(guò)系統(tǒng)供電電壓容限范圍時(shí)，系統(tǒng)工作異常出現(xiàn)宕機(jī)、死機(jī)現(xiàn)象。   
4、系統(tǒng)存儲(chǔ)模塊如SATA硬盤、固態(tài)硬盤等模塊受到靜電放電干擾，出現(xiàn)數(shù)據(jù)交換錯(cuò)誤，從而導(dǎo)致系統(tǒng)奔潰，宕機(jī)。


圖2：端子金屬外殼貼導(dǎo)電布于屏蔽盒體上
該產(chǎn)品的設(shè)計(jì)工程師反饋已經(jīng)嘗試過(guò)的如下改善試驗(yàn)：
1、將RJ45端子的金屬外殼用導(dǎo)電膠布貼附于屏蔽盒上，將靜電放電干擾直接泄放到金屬屏蔽盒體上，降低流過(guò)板卡上的靜電電流，減小對(duì)板卡上敏感信號(hào)的沖擊。
2、將雙層USB端子的金屬外殼用導(dǎo)電膠布貼附于屏蔽盒上，將靜電放電干擾直接泄放到金屬屏蔽盒體上，降低流過(guò)板卡上的靜電電流，減小對(duì)板卡上敏感信號(hào)的沖擊。
3、將HDMI端子的金屬外殼用導(dǎo)電膠布貼附于屏蔽盒上，將靜電放電干擾直接泄放到金屬屏蔽盒體上，降低流過(guò)板卡上的靜電電流，減小對(duì)板卡上敏感信號(hào)的沖擊。
4、HDMI端子接地引腳底層增加焊錫，加大接觸面后使用導(dǎo)電泡棉到金屬屏蔽盒，企圖使流入板卡的靜電電流再次分流到屏蔽金屬盒。   
5、雙層USB端子接地引腳底層增加焊錫，加大接觸面后使用導(dǎo)電泡棉到金屬屏蔽盒，企圖使流入板卡的靜電電流再次分流到屏蔽金屬盒。
6、RJ45端子接地引腳底層增加焊錫，加大接觸面后使用導(dǎo)電泡棉到金屬屏蔽盒，企圖使流入板卡的靜電電流再次分流到屏蔽金屬盒。
嘗試對(duì)策驗(yàn)證結(jié)果：靜電放電測(cè)試結(jié)果，改善效果不明顯，證明對(duì)策無(wú)效。

圖3：產(chǎn)品PCB layout圖
根據(jù)產(chǎn)品電子工程師提供的排查試驗(yàn)，基本排除板卡接地狀態(tài)的影響，根據(jù)問題現(xiàn)象進(jìn)行USB、RJ45、HDMI、耳機(jī)端子 PCB Layout的排查：
1、查閱PCB Layout 圖，未發(fā)現(xiàn)有CPU、DDR芯片的控制信號(hào)、供電電源布線靠近USB端子附近，不存在敏感信號(hào)靠近USB端子被靜電放電干擾的可能性。
2、查閱PCB Layout 圖，未發(fā)現(xiàn)有CPU、DDR芯片的控制信號(hào)、供電電源布線靠近RJ45端子附近，不存在敏感信號(hào)靠近USB端子被靜電放電干擾的可能性。   
3、查閱PCB Layout 圖，未發(fā)現(xiàn)有CPU、DDR芯片的控制信號(hào)、供電電源布線靠近HDMI端子附近，不存在敏感信號(hào)靠近USB端子被靜電放電干擾的可能性。
4、拆機(jī)分析過(guò)程中，注意到DDR模塊靠近金屬外殼非常近，初步懷疑可能是DDR電路模塊受到金屬屏蔽殼體上靜電放電噪聲干擾，與電子工程師溝通確認(rèn)到如下信息：
5、此PC模塊支持雙DDR插槽，可以同時(shí)使用雙DDR模塊，當(dāng)單獨(dú)使用左側(cè)DDR插槽的時(shí)候，靜電放電測(cè)試結(jié)果是符合標(biāo)準(zhǔn)要求的，結(jié)論判定PASS。
6、當(dāng)單獨(dú)使用正上方DDR插槽的時(shí)候，靜電放電測(cè)試結(jié)果是不符合標(biāo)準(zhǔn)要求的，結(jié)論判定Fail；同時(shí)使用兩顆DDR插槽的時(shí)候，靜電放電測(cè)試結(jié)果是不符合標(biāo)準(zhǔn)要求的，結(jié)論判定Fail。

圖4：更換DDR插槽試驗(yàn)圖示
問題根因分析：
不同DDR插槽使用相同DDR顆粒靜電放電測(cè)試結(jié)果差異巨大，分析判斷問題產(chǎn)生的原因有如下可能性：
1、左側(cè)DDR插槽在插入DDR顆粒后，DDR顆粒距離金屬屏蔽殼體比正上方DDR插槽在插入DDR顆粒后距離金屬屏蔽殼體的距離大很多，靜電放電時(shí)屏蔽金屬殼體對(duì)DDR顆粒的干擾要小。   
2、左側(cè)DDR插槽PCB Layout布線信號(hào)參考的完整性相比于正上方DDR插槽PCB Layout布線信號(hào)參考的完整性要更優(yōu)，對(duì)靜電放電干擾免疫力更強(qiáng)。
不同DDR插槽PCB Layout對(duì)比分析情況如下：
1、左側(cè)DDR插槽信號(hào)布線在1、3層，其中頂層信號(hào)參考第2層完整的地平面，3層信號(hào)布線參考底層完整的地平面。
2、正上方DDR插槽信號(hào)布線在1、3層，其中頂層與第3層的數(shù)據(jù)信號(hào)、DQS、關(guān)鍵控制信號(hào)布線分別參考第2層和底層完整的地平面；頂層與第3層的地址信號(hào)布線參考第2層和底層完整的DDR供電電源平面。
3、地址信號(hào)線參考DDR本身的供電電源平面有過(guò)很多成功案例，暫且不懷疑地址信號(hào)線與數(shù)據(jù)信號(hào)線參考不同平面的影響。
在正上方DDR插槽中分別使用不同品牌DDR顆粒，進(jìn)行靜電放電測(cè)試驗(yàn)證，結(jié)果如下：
1、正上方DDR插槽使用金士頓內(nèi)存條，進(jìn)行靜電放電測(cè)試時(shí)，測(cè)試結(jié)果不符合內(nèi)部管控標(biāo)準(zhǔn)要求，判定結(jié)果Fail。
2、正上方DDR插槽使用合肥長(zhǎng)鑫內(nèi)存條，進(jìn)行靜電放電測(cè)試時(shí)，測(cè)試結(jié)果符合內(nèi)部的管控標(biāo)準(zhǔn)要求，判定結(jié)果PASS。
3、使用合肥長(zhǎng)鑫DDR內(nèi)存條驗(yàn)證兩臺(tái)機(jī)器，反復(fù)測(cè)試多次結(jié)果均符合內(nèi)部管控標(biāo)準(zhǔn)要求，判定結(jié)果PASS。   

圖5：不同品牌內(nèi)存顆粒靜電放電測(cè)試結(jié)果對(duì)比
問題根因分析：
靜電放電干擾對(duì)DDR顆粒耦合路徑分析如下：
1、對(duì)金屬端子的外殼進(jìn)行進(jìn)行靜電放電測(cè)試時(shí)，由于金屬端子外殼與屏蔽金屬殼體直接連接，或者靜電放電直接耦合到金屬屏蔽殼體上，由于金屬殼體本身未接地，金屬殼體則很容易積累電荷，存在電場(chǎng)干擾。
2、由于結(jié)構(gòu)設(shè)計(jì)、PCB Layout布局設(shè)計(jì)原因，正上方DDR插槽插上DDR顆粒后使得DDR顆粒本體靠近金屬屏蔽殼體，金屬殼體上的靜電放電干擾通過(guò)空間耦合到DDR顆粒上面，加之DDR顆粒本身抗靜電能力差異，導(dǎo)致DDR顆粒工作異常，數(shù)據(jù)交換錯(cuò)誤，引起系統(tǒng)奔潰，出現(xiàn)黑屏、畫異后系統(tǒng)宕機(jī)、死機(jī)現(xiàn)象。
3、通過(guò)觀察、分析合肥長(zhǎng)鑫與金士頓的內(nèi)存顆粒PCB Layout圖，判斷差異來(lái)自DDR布線與PCB邊緣距離差異導(dǎo)致；具體就是金士頓內(nèi)存顆粒PCB布線更靠近PCB邊緣，而合肥長(zhǎng)鑫的內(nèi)存顆粒PCB Layout布線距離板邊較遠(yuǎn)。   

圖6：DDR顆粒靜電放電干擾耦合路徑圖解
問題解決方案
問題解決方案（一）：
    修改PCB Layout設(shè)計(jì)，將正上方DDR插槽內(nèi)移，使其遠(yuǎn)離金屬屏蔽殼體，降低兩者之間的空間耦合。
問題解決方案（二）：
       使用單顆DDR內(nèi)存時(shí)，優(yōu)先使用左側(cè)DDR插槽，避免使用正上方的DDR插槽，避免DDR顆粒被金屬屏蔽殼體上的靜電噪聲干擾。
問題解決方案（三）：
       當(dāng)使用兩顆DDR內(nèi)存時(shí)，優(yōu)先使用合肥長(zhǎng)鑫生產(chǎn)制造的DDR顆粒，增強(qiáng)DDR顆粒本身的抗靜電放電干擾的能力。
【案例總結(jié)】：
PCB Layout設(shè)計(jì)過(guò)程中，在PCB布局評(píng)審時(shí)應(yīng)重點(diǎn)關(guān)注DDR模塊電路等敏感信號(hào)、電路、元件遠(yuǎn)離PCB板邊緣，或者遠(yuǎn)離靜電放電測(cè)試點(diǎn)，避免靜電放電測(cè)試或者其它抗騷度時(shí)干擾敏感信號(hào)。
對(duì)于內(nèi)存條這類敏感器件更換時(shí)不僅僅需要測(cè)試輻射發(fā)射，還需要進(jìn)行抗騷度性能的測(cè)試，同時(shí)需要關(guān)注應(yīng)用場(chǎng)景的影響。   
不同廠商、不同品牌的關(guān)鍵器件導(dǎo)入時(shí)，需要進(jìn)行相關(guān)的emc性能測(cè)試，并做好充分的性能評(píng)估，否則可能導(dǎo)致嚴(yán)重的EMI問題或嚴(yán)重的抗騷度問題。


              

本條內(nèi)容來(lái)自微信公眾號(hào)“ 風(fēng)陵渡口話EMC”，由胡鑫老師”選編。如有任何反饋，請(qǐng)留言給我們。

關(guān)注電磁兼容（EMC）微信公眾號(hào)，接收電磁兼容相關(guān)內(nèi)容，微信里搜索公眾號(hào)“EMC_EMI”或者掃描下方左側(cè)二維碼即可；
加入電磁兼容（EMC）微信群，與國(guó)內(nèi)外數(shù)百EMC同行實(shí)時(shí)技術(shù)交流討論，添加微信號(hào)“yzg3369”為好友或者掃描下方中間二維碼，注明“EMC”即可邀您加入；
加入電磁兼容（EMC）QQ群，與國(guó)內(nèi)外數(shù)千EMC同行實(shí)時(shí)技術(shù)交流討論，添加QQ號(hào)“34013334”或者掃描下方右側(cè)二維碼，注明“EMC”即可邀您加入。

公眾號(hào)

微信

QQ

原創(chuàng)技術(shù)文章投稿或者推薦轉(zhuǎn)載技術(shù)文章找呂工（微信:mythball），下方左側(cè)二維碼；培訓(xùn)代理招生、互相宣傳合作、宣傳業(yè)務(wù)等找王工（微信:wangshaoqi96），下方右側(cè)二維碼。

呂工

王工

電磁環(huán)境效應(yīng)產(chǎn)業(yè)技術(shù)創(chuàng)新聯(lián)盟媒體矩陣：