IMEC更新 | 背面供電網(wǎng)絡(luò)革新芯片設(shè)計(jì)

逍遙設(shè)計(jì)自動(dòng)化

引言
+ g6 v2 y. P5 g: q; h+ c8 ?( l隨著半導(dǎo)體技術(shù)不斷進(jìn)步，傳統(tǒng)的集成電路供電方法正面臨重大挑戰(zhàn)�，F(xiàn)代芯片日益增加的復(fù)雜性和密度已經(jīng)推動(dòng)正面供電網(wǎng)絡(luò)達(dá)到極限，促使研究人員和制造商探索創(chuàng)新解決方案。背面供電網(wǎng)絡(luò)（BSPDN）就是受到廣泛關(guān)注的方案。本文將探討B(tài)SPDN的概念、優(yōu)勢、關(guān)鍵技術(shù)以及在2D和3D芯片設(shè)計(jì)中的潛在應(yīng)用[1]。

理解供電網(wǎng)絡(luò)
在探討背面供電之前，了解傳統(tǒng)供電網(wǎng)絡(luò)的運(yùn)作方式很有必要。在常規(guī)芯片設(shè)計(jì)中，電源通過晶圓正面的后端金屬層（BEOL）供應(yīng)。這種方法已經(jīng)服務(wù)于業(yè)界數(shù)十年，但隨著芯片設(shè)計(jì)日益復(fù)雜，正面供電方式逐漸顯現(xiàn)出問題。
% t2 L) ?4 Z: I* q- Q- G# T  h% y6 ^4 c

圖1：傳統(tǒng)正面供電網(wǎng)絡(luò)的示意圖。該圖說明了電源如何通過BEOL的多個(gè)金屬層供應(yīng)。
* r% @8 w. e( h
5 K9 [# I+ v8 Y- t9 v在傳統(tǒng)的正面供電網(wǎng)絡(luò)中，電源需要穿過15-20層BEOL堆棧。隨著金屬線和通孔在接近晶體管時(shí)變得更窄，其電阻增加，導(dǎo)致功率損耗和電壓降。這種現(xiàn)象被稱為IR降，在每一代新技術(shù)中變得更加明顯，使得在電壓調(diào)節(jié)器和晶體管之間保持所需的10%功率損耗余量變得更具挑戰(zhàn)性。
8 m3 ?% |: H+ [3 |. i* f* n+ z+ Z, A
' p9 w& T- i& M9 j; S
背面供電的概念
" G& p; F: U1 x; u+ R" a8 j背面供電網(wǎng)絡(luò)提供了新穎的方法來解決正面供電的局限性。其基本思想是通過將整個(gè)供電分配移到硅晶圓的背面，從而將供電網(wǎng)絡(luò)與信號網(wǎng)絡(luò)分離。
( p' D1 v0 m- q+ ?
2 L1 i* g) c8 d5 C; j8 {: W7 m
& u- G% r! B' x. P7 I" ?8 j圖2：背面供電網(wǎng)絡(luò)允許將供電與信號網(wǎng)絡(luò)分離。該圖展示了如何直接從晶圓背面向晶體管供電。
& e/ T  b5 g$ v$ I8 f! |
在BSPDN配置中，電源通過晶圓背面更寬、電阻更小的金屬線直接供應(yīng)到標(biāo)準(zhǔn)單元。這種方法消除了電源需要通過復(fù)雜BEOL堆棧的必要，提供了幾個(gè)優(yōu)勢：
1. 降低IR降
% ?; U6 Y# `3 ~+ W1 o2. 改善供電性能
3. 減少BEOL中的布線擁塞
4. 有可能進(jìn)一步縮小標(biāo)準(zhǔn)單元高度
0 M. l: I- p* T
實(shí)現(xiàn)BSPDN的關(guān)鍵技術(shù)
兩項(xiàng)關(guān)鍵技術(shù)使背面供電網(wǎng)絡(luò)的實(shí)現(xiàn)成為可能：埋入式電源軌（BPRs）和納米級硅通孔（nTSVs）。

) h9 R  v) Y1 P7 v) h1. 埋入式電源軌（BPRs）
% m' d1 `: a. k6 TBPRs是埋在晶體管下方的金屬線構(gòu)造，部分位于硅基板內(nèi)，部分位于淺溝槽隔離氧化物內(nèi)。BPRs取代了傳統(tǒng)上在BEOL標(biāo)準(zhǔn)單元級實(shí)現(xiàn)的VDD和VSS電源軌。

BPRs的優(yōu)勢包括：

減少BEOL中的金屬軌道數(shù)量

進(jìn)一步縮小標(biāo)準(zhǔn)單元高度

當(dāng)垂直于標(biāo)準(zhǔn)單元設(shè)計(jì)時(shí)，可降低IR降

2. 納米級硅通孔（nTSVs）
nTSVs是在薄化晶圓背面處理的高縱橫比通孔。當(dāng)與BPRs結(jié)合時(shí)，可以實(shí)現(xiàn)從晶圓背面到前端活性器件的高效供電。

8 D' _; M) `2 U, i
& e( Q3 Z# x) d8 H$ V圖3：通過BPRs和nTSVs連接到晶圓背面的納米片的背面供電網(wǎng)絡(luò)實(shí)現(xiàn)示意圖。該圖說明了BPRs和nTSVs在BSPDN設(shè)計(jì)中的集成。

量化BSPDN的優(yōu)勢
Imec與Arm合作進(jìn)行的研究證明了背面供電的顯著優(yōu)勢。在先進(jìn)的CPU設(shè)計(jì)上進(jìn)行的模擬比較了三種供電方法：

常規(guī)正面供電

帶BPRs的正面供電

帶nTSVs落在BPRs上的背面供電
[/ol]
& R/ S5 S6 E  w% ^- L8 s

7 Q7 D/ E- \* i4 X/ V, C! \& G圖4：比較不同供電方法的動(dòng)態(tài)IR降。該圖顯示了帶BPRs和nTSVs的背面供電的卓越性能。

1 O: f& k; |9 F2 ~- W! g結(jié)果令人矚目：

帶BPRs的正面供電與傳統(tǒng)正面供電相比，IR降降低了約1.7倍。

帶BPRs的背面供電實(shí)現(xiàn)了令人印象深刻的7倍IR降降低。
; l0 [/ D) o' C3 f; @7 u/ z
) ?( J, x' g1 B3 y) ], A這些發(fā)現(xiàn)清楚地展示了BSPDN在先進(jìn)芯片設(shè)計(jì)中顯著改善供電效率的潛力。

  |5 q; U0 A: j7 `7 ZBSPDN實(shí)現(xiàn)的工藝流程
實(shí)現(xiàn)背面供電網(wǎng)絡(luò)涉及幾個(gè)關(guān)鍵步驟。讓我們探討創(chuàng)建帶有落在BPRs上的nTSVs的BSPDN的整體工藝流程。
7 p9 L1 }: |6 \6 o' g( o
3 i' [/ Y/ x' p$ v+ F' T4 p
圖5：帶BPRs連接到nTSVs的背面供電網(wǎng)絡(luò)的工藝流程。該圖概述了制造BSPDN的關(guān)鍵步驟。
$ {2 s8 S6 e. ?$ n+ M! J) w
步驟1：帶埋入式電源軌的正面處理
該過程始于在300毫米硅晶圓上生長SiGe層，然后是薄硅帽層。在淺溝槽隔離之后定義埋入式電源軌，在硅帽層中刻蝕溝槽并填充氧化物襯里和金屬（通常是W或Ru）。然后對電源軌進(jìn)行回刻并用電介質(zhì)封頂。完成器件處理（例如，縮小的FinFETs），并將BPRs連接到晶體管的源極/漏極區(qū)域。

步驟2：晶圓對晶圓鍵合和晶圓減薄
2 w9 e1 }1 ?% Z& C含有器件和BPRs的晶圓翻轉(zhuǎn)并使用SiCN-to-SiCN介電融合鍵合與載體晶圓鍵合。然后將第一個(gè)晶圓的背面減薄以暴露SiGe刻蝕停止層，隨后移除該層。

步驟3：nTSV處理和與BPRs的連接
" |5 O% q( j! E; |, l在沉積背面鈍化層后，通過硅刻蝕nTSVs，落在BPR的頂端。nTSVs用氧化物襯里和金屬（W）填充，并以200納米的間距集成。通過添加一個(gè)或多個(gè)背面金屬層完成該過程，將晶圓背面通過nTSVs連接到BPR。
5 [) U$ p. P( l
, @8 G7 Z' i! x5 j& j+ ~6 K! X關(guān)鍵工藝步驟和挑戰(zhàn)
7 ]  y. G5 M5 q9 N/ Y實(shí)現(xiàn)BSPDN引入了幾個(gè)新的芯片制造步驟，每個(gè)步驟都有自身的挑戰(zhàn)：
3 b& K1 k3 F! q5 [  z- M+ v
1. BPR實(shí)現(xiàn)
! e( d. L; X% C$ \% U在前端（FEOL）引入金屬需要仔細(xì)考慮材料選擇和工藝集成。耐火金屬如Ru或W由于在后續(xù)器件制造過程中對高溫的抵抗力而顯示出潛力。
6 |1 A; V& _& u5 ?) n! G/ X
2. 極端晶圓減薄
將晶圓減薄到幾百納米對于暴露nTSVs和最小化其電阻率很重要。這個(gè)過程需要精確控制厚度變化和選擇性刻蝕技術(shù)。
' H( T  A+ b9 @3 N7 c' O+ B0 o
/ X6 c  d& R  b8 Q) b7 Q3. 晶圓鍵合和nTSV/BPR對準(zhǔn)
晶圓鍵合步驟可能引入扭曲，這對nTSVs與底部BPR層的精確對準(zhǔn)提出了挑戰(zhàn)。采用先進(jìn)的光刻校正技術(shù)以實(shí)現(xiàn)小于10納米的重疊誤差。
% K8 _9 S; F# F
4. 熱管理
$ N5 `: U- H* ?' G5 R  I硅基板的極端減薄引起了對器件自加熱的擔(dān)憂。初步建模表明，晶圓背面的金屬線可以提供額外的橫向熱擴(kuò)散來緩解這種效應(yīng)。
" k' O3 v" P8 |- v$ `* _+ w
性能驗(yàn)證
為了評估BSPDN實(shí)現(xiàn)對器件性能的影響，imec使用描述的制造流程構(gòu)建了一個(gè)測試載體。縮小的FinFETs通過320納米深的nTSVs連接到晶圓背面的BPRs上。
3 x1 u% t# U6 s' A

圖6：顯示連接到晶圓背面和正面的縮小FinFETs的TEM圖像。該圖展示了BSPDN與活性器件的成功集成。
, V: a) U2 g: J7 V  C
4 Q) q! ~1 v* l" p5 q0 L, N結(jié)果令人鼓舞：
8 T# g% v0 i, _+ m

FinFET性能沒有因BPR實(shí)現(xiàn)和背面處理而降低。

在工藝結(jié)束時(shí)的退火步驟確保了最佳的器件特性。
0 b, P  n( G- a* V& z* R& u3 h- k$ p
這些發(fā)現(xiàn)驗(yàn)證了BSPDN實(shí)現(xiàn)的可行性，且不會影響器件性能。

( s6 Z: `8 k3 h: b/ @% p應(yīng)用和未來前景
背面供電網(wǎng)絡(luò)在先進(jìn)半導(dǎo)體技術(shù)中有廣泛的潛在應(yīng)用：
- C( c0 [- P- W( J5 O/ F6 Z' l8 r

1. 先進(jìn)邏輯集成電路
  l  m% H, T( ]+ @6 i一些芯片制造商已宣布計(jì)劃在2納米節(jié)點(diǎn)及以后的邏輯集成電路中引入BSPDNs。這項(xiàng)技術(shù)特別適合6T標(biāo)準(zhǔn)單元中的納米片晶體管，有可能使標(biāo)準(zhǔn)單元高度低于6T。

2. 3D片上系統(tǒng)（3D-SOCs）
BSPDNs在改善3D-SOCs性能方面具有巨大潛力。在內(nèi)存-邏輯分區(qū)設(shè)計(jì)中，邏輯晶圓的背面可用于供電，而內(nèi)存晶圓則鍵合到正面。


圖7：帶背面供電實(shí)現(xiàn)的3D-SOC示意圖。該圖說明了BSPDN如何集成到3D芯片設(shè)計(jì)中。
. Y$ E: x. Z& C; s2 l( _  y
對這種配置的模擬顯示了令人印象深刻的結(jié)果：
5 h' j- A7 I: `4 v; O# n" x

底部裸片平均IR降降低81%

與傳統(tǒng)正面供電相比，峰值IR降降低77%
. K7 c7 P* z! Q( v- H% \$ k& L
( d" O% c) U" Z+ J$ [這些發(fā)現(xiàn)表明BSPDNs非常適合先進(jìn)CMOS節(jié)點(diǎn)的3D IC供電。
: s* h  p! z% i/ V
3. 擴(kuò)展功能
利用晶圓自由背面的概念可以擴(kuò)展到包含其他功能：

實(shí)現(xiàn)I/O設(shè)備

集成ESD保護(hù)設(shè)備

集成去耦電容
2 \, l6 C5 c: D- A
例如，Imec已經(jīng)證明了在背面集成2.5D金屬-絕緣體-金屬電容（MIMCAP），將電容密度提高了4到5倍，進(jìn)一步改善了IR降性能。

結(jié)論
背面供電網(wǎng)絡(luò)代表了芯片設(shè)計(jì)的范式轉(zhuǎn)變，在供電效率、IR降減少和布線擁塞緩解方面提供了顯著改進(jìn)。隨著半導(dǎo)體行業(yè)繼續(xù)推動(dòng)晶體管縮放和3D集成的邊界，BSPDNs有望在實(shí)現(xiàn)下一代高性能、節(jié)能集成電路中發(fā)揮關(guān)鍵作用。
3 A; u: E/ ~7 [/ G/ z0 S% H6 u4 J# a
關(guān)鍵技術(shù)如埋入式電源軌和納米級硅通孔的成功演示為BSPDNs的實(shí)際實(shí)現(xiàn)奠定了基礎(chǔ)。雖然在極端晶圓減薄和熱管理等領(lǐng)域仍存在挑戰(zhàn)，但持續(xù)的研究和開發(fā)努力正在迅速解決這些問題。

BSPDNs的潛在應(yīng)用范圍超越了傳統(tǒng)的2D集成電路，涵蓋了先進(jìn)的3D-SOCs和新穎的芯片架構(gòu)。將供電與信號布線分離的能力為芯片設(shè)計(jì)開辟了新的可能性，有望在更小的形態(tài)因子中實(shí)現(xiàn)更高的性能、更低的功耗和增加的功能。


; }  Y. j/ d( F" D0 Z參考來源
* [8 T0 b+ }, t* E; Q( m[1] F. Author, "How to Power Chips from the Backside," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/how-power-chips-backside. [Accessed: Aug. 25, 2024].
' @0 B% J6 r! H7 i' s9 _0 ~
8 s# a+ g; ?1 E' Y5 A& ?8 j- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載

- U0 @. _  C" z" [3 O/ l% Y2 k轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
- Q3 G( c; g0 ^0 _$ }

1 {( I, u1 z- e) o+ o, B


關(guān)注我們

: H* L! F# q: @

+ M8 o# M9 p: ?' `1 n) @9 P   p. r3 J# N, g+ h6 f- q2 ~; k. `$ L

3 G, M+ g, ~& \+ \4 D' l: n. v. ` + ?& W, p, }# a  m% \

                     

' B0 ]  z4 _' F; D2 p9 T8 I* t2 P

9 r9 ~3 T+ _& L2 d" P關(guān)于我們：
1 p9 X# _. G8 F' K深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

% W1 v. x4 Q6 d+ J6 l' r& m& ^+ _http://www.latitudeda.com/
- O/ w; t/ J3 r4 x. d5 z+ f; a（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）