高速串行自同步方式介紹及原理

edadoc · 發(fā)表于 2017-10-13 18:09:00

作者：一博科技

高速串行信號(hào)與并行信號(hào)相比，最主要的就是通信方式的改進(jìn)，這種通信方式又叫自同步方式，也即兩塊芯片之間通信，其中發(fā)送芯片產(chǎn)生的數(shù)據(jù)流同時(shí)包括數(shù)據(jù)和時(shí)鐘信息，如下圖所示。

要實(shí)現(xiàn)上圖所示的通信，在芯片內(nèi)部還有更加詳細(xì)的一些要求及模塊來(lái)操作，具體實(shí)現(xiàn)可以參考下圖所示模塊框圖。

這些最主要的模塊包括串行器（也有叫串化器）、時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）、解串器以及[size=1em]均衡器等。這樣的設(shè)備與源同步接口不同，因?yàn)榻邮諜C(jī)設(shè)備包含時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）電路，其基于信號(hào)的跳變沿來(lái)動(dòng)態(tài)地確定數(shù)據(jù)信號(hào)的最佳采樣點(diǎn)。換句話說(shuō)，從數(shù)據(jù)中直接提取時(shí)鐘信息，而不是依賴(lài)于單獨(dú)的時(shí)鐘。本篇我們主要來(lái)簡(jiǎn)單介紹前面三種必要的模塊，均衡器會(huì)在后續(xù)的內(nèi)容中介紹。

串行器要實(shí)現(xiàn)的功能就是并串轉(zhuǎn)換，簡(jiǎn)單來(lái)說(shuō)就是將原本并行的數(shù)據(jù)轉(zhuǎn)換成串行的數(shù)據(jù)。目前有兩種主要的并串轉(zhuǎn)換方式——可裝載移位寄存器和回轉(zhuǎn)選擇器。這些方法的簡(jiǎn)單邏輯如下圖所示。

解串器的功能正好和串行器的功能及步驟相反，那就是將串行的信號(hào)又重新轉(zhuǎn)換成并行信號(hào)，又叫串并轉(zhuǎn)換，下面是簡(jiǎn)單的邏輯圖。

時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）顧名思義就是將數(shù)據(jù)流里面的數(shù)據(jù)和時(shí)鐘在接收端恢復(fù)出來(lái)，說(shuō)起來(lái)感覺(jué)很簡(jiǎn)單的樣子，但實(shí)際上如下圖所示時(shí)鐘恢復(fù)過(guò)程無(wú)法產(chǎn)生一個(gè)共用時(shí)鐘或者同數(shù)據(jù)一起發(fā)送的時(shí)鐘。作為替代，由鎖相環(huán)（PLL）合成出一個(gè)與輸入串行信號(hào)的時(shí)鐘頻率一致的時(shí)鐘，也即PLL能根據(jù)參考時(shí)鐘和輸入信號(hào)來(lái)產(chǎn)生鎖定于輸入信號(hào)的新時(shí)鐘，所以PLL對(duì)于Serdes的接收也是至關(guān)重要的。

這就是我們的串行信號(hào)，呈現(xiàn)出來(lái)的確實(shí)是比較簡(jiǎn)單，無(wú)非就是幾對(duì)差分線路，但內(nèi)部的操作卻非常復(fù)雜。雖然簡(jiǎn)化了[size=1em]pcb設(shè)計(jì)，但對(duì)芯片的設(shè)計(jì)挑戰(zhàn)巨大，因?yàn)橛懈嗟哪K集成在芯片內(nèi)部了，這個(gè)對(duì)于我們PCB這塊來(lái)說(shuō)是看不到的，相當(dāng)于一個(gè)黑盒子，典型的少林寺掃地高僧，簡(jiǎn)直深藏不露啊。