先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
; r8 k6 z6 k2 w+ L  z半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測(cè)依然正確。


$ G! Z3 H1 L& V6 Z6 \6 P驅(qū)動(dòng)因素和應(yīng)用
+ |! W3 i( u; ~推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括：
  _) c' l; Z5 l

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算

5 o& S0 D) [: d8 r# v* F這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
1 ^% `0 j7 h3 B  r" d0 Z

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間

1 {& ]4 D( I; Y2 V3 p6 r
; j7 z3 R' E! T: ~6 z! F
9 b+ v' t/ J0 k1 x5 {, O圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

; J" J# i4 }+ R6 i% G主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。

% G, t% v  e( ?) F5 T4 z* l
/ [' s' W" U# g. L( V圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面
7 }* x  A& H5 B7 c4 ^& H
) F+ n0 l& N. D* A5 Z, ?$ S% m+ o; ^2. 使用中介層的2.5D集成
7 T; A  R- W9 Q; c2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。
- Z. v: y3 K% z; J/ f
  ]4 L( x- w, O' V' l0 I$ L# t
圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成
( f  b, B5 W2 g- ^- [
$ v) B; `  O# J2 ^# H% [3. 使用TSV的3D集成
( E( c* I% Y) h( l# n1 W/ R3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。
, r- I, I7 S# [4 W& h" i( R; w6 b
4. Chiplet架構(gòu)
% A# e( S4 g& d5 A) sChiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
0 \/ N8 c( d& b' S; `+ F) |4 }
) t6 \- r7 n9 O4 N) b8 q) a
圖4：AMD和英特爾基于Chiplet的處理器示例

# V  f5 t- [  m8 b  A) T/ \, e0 a' f5. 混合鍵合
7 |- T6 o! F& ]: }混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。
" L* u! Q! S) ?7 @$ }. X
圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較
' D! _: `2 U, N" ]
關(guān)鍵封裝工藝
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
6 n1 R2 z1 N- i. n. C4 {$ e2 {7 g1. 晶圓凸點(diǎn)制作
晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）
8 U2 P$ a5 |' T/ d# O' J: L
; L0 l- c' D6 N9 s! P( J
圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程
' P" B2 j  y0 p$ ^
2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

, L! M2 ^: P* c! L; n/ h3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
5 x0 N* Z7 B( O  ^
$ L( g" B- c7 B3 p" \4 S4. 重布線層（RDL）形成
5 f! u! x: {2 W) \2 p& m( vRDL在芯片表面重新布線連接。主要RDL工藝包括：
4 a  _1 n$ d/ R, G0 A/ c% E

光刻

電鍍

蝕刻
0 P4 |) |; Q7 D- n2 Z# z
5. 模塑
模塑料封裝芯片和互連以提供保護(hù)。方法包括：
% u- l( h0 z* @# {' y8 X# X$ ~% L

傳遞模塑

壓縮模塑
) Y: q2 T8 c8 g- J/ W& I5 u; X/ C: d: o# o
4 _) l  o$ N% k: q( w先進(jìn)封裝趨勢(shì)
. e1 N; ^4 B1 l5 a1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
微凸點(diǎn)間距：最小20μm
混合鍵合間距：
( G& Y9 W+ M9 ^# D% t0 d
2. 面板級(jí)封裝
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。
( N0 E7 {1 X; x. B
1 A3 a; w0 ?7 o3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。
  E; q0 e* c8 W/ j8 u% w
4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長(zhǎng)。
7 |1 X8 H9 m3 I# r% W: H
# l! Q. T+ h: U0 }3 f% `5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。

& G4 y& _/ `  U" u& u6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。


* k8 \$ w1 s" O( k: q可靠性考慮
) K5 f- l% @! P* [隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲
- ?8 Y( x: H8 M; o- m4 a) I
需要先進(jìn)的建模和測(cè)試方法來預(yù)測(cè)和改善封裝可靠性。
7 X! U- v6 Z4 L8 d/ d4 d% P& q

' x" d! m" H. {9 H圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響
% d8 s. }, X5 U: p$ W
材料開發(fā)
9 \! f& E% l" {新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：
) J, l9 \3 e% I" ?/ I

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
, F$ n" x  o! C) W& d" Y! B* r$ U
8 U7 M3 f+ y8 n% O4 H

; A% T2 C4 C0 r) M: U. ^* v圖8：封裝材料介電損耗（Df）的路線圖
+ T5 g2 f) ]! }

圖9：封裝材料介電常數(shù)（Dk）的路線圖
1 Y8 V6 c# Q+ [  u2 S& L, F
未來展望
先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能
. a% v: H% [6 l. m: z7 U
隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。

( c* H, O/ {# w$ G, P
9 y, r6 n  ~6 X- d結(jié)論
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。

$ D# L3 X7 f' T% b
參考文獻(xiàn)
8 G6 P% y! ^( L" iJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.


+ v) F' A( Y+ D; p& Q
- END -

  s# s3 F8 x6 _  ?1 V: ]+ |2 b( J軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
2 h: C% s8 Z' |. f
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！


( ?2 E2 V1 o; C6 M# ^* x- a- g& h: I
' K* s3 m. b/ T8 R

關(guān)注我們

0 B$ g5 }6 ~3 Q# a! B" T - ]% Y* _) T3 A" u, L

1 }  o& A* H  d4 H% E9 c4 y

, ?( C3 Z) X% Z 5 E0 M7 t$ {; ]% n' }

                     

+ Z' X8 [3 L3 `6 _2 y) {+ t6 [


# m3 E4 p: h. o; ]3 v+ R( m# W* ?5 }
7 U% k5 ]( |+ u7 k) }6 X4 Z% K
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
1 m+ e8 P) Q- \+ M; l6 K
http://www.latitudeda.com/
. B" n( U* g4 ^6 P（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）