Chiplet架構(gòu)的發(fā)展與設(shè)計(jì)

逍遙設(shè)計(jì)自動(dòng)化

背景與挑戰(zhàn)
半導(dǎo)體行業(yè)長期以來一直遵循摩爾定律的指導(dǎo)，該定律闡述了技術(shù)進(jìn)步如何使單個(gè)芯片上能夠集成更多的晶體管。然而，由于物理限制使晶體管尺寸進(jìn)一步縮小變得越來越困難，加上制造成本不斷上升，先進(jìn)異構(gòu)集成和多Chiplet架構(gòu)的應(yīng)用是很好的解決方案[1]。
1 g% v2 ^/ O) n
& A, n) r2 ]. S2 b, u& }圖1展示了基于Chiplet的2.5D系統(tǒng)的層狀結(jié)構(gòu)，顯示了通過互連層連接的多個(gè)Chiplet，包括散熱界面材料、微凸點(diǎn)和球柵陣列等各種組件。

9 }6 u* }: \# V; f/ FChiplet架構(gòu)概述
基于Chiplet的架構(gòu)（通常稱為2.5D集成）是傳統(tǒng)2D和先進(jìn)3D架構(gòu)之間的橋梁。在這種設(shè)計(jì)方法中，先創(chuàng)建具有特定功能的獨(dú)立硬件模塊，然后通過互連層組合形成完整的系統(tǒng)。這種架構(gòu)已成功應(yīng)用于商業(yè)產(chǎn)品，如Xilinx Virtex-7 2000T FPGA和AMD ZEN2處理器。

) k6 l8 U( t, w( ^9 p圖2展示了Chiplet架構(gòu)的完整電子設(shè)計(jì)自動(dòng)化(EDA)流程，包括前端和后端過程，涵蓋架構(gòu)設(shè)計(jì)、物理設(shè)計(jì)和制造階段。

( E/ V( X2 A& R0 f+ c主要優(yōu)勢
基于Chiplet的架構(gòu)具有多項(xiàng)優(yōu)勢。首先，提高了良率，因?yàn)槊總�(gè)Chiplet只需支持原始大型系統(tǒng)的部分功能。較小的芯片面積帶來更高的制造良率，意味著相同的硅晶圓預(yù)算可以生產(chǎn)更多芯片。其次，模塊化設(shè)計(jì)方法允許不同的Chiplet組合創(chuàng)建適用于各種場景的新配置。例如，AMD的方案在服務(wù)器集群中使用更多計(jì)算Chiplet，而在個(gè)人計(jì)算機(jī)中使用較少的計(jì)算Chiplet。
- x" {, o5 i3 Z% w% O6 G! Y& B
圖3顯示了芯片面積如何影響不同工藝節(jié)點(diǎn)(14nm、7nm、5nm和3nm)的制造良率和標(biāo)準(zhǔn)化成本，展示了較小Chiplet尺寸的成本優(yōu)勢。

設(shè)計(jì)流程與實(shí)現(xiàn)
" O* ^3 b  u; O6 f, aChiplet架構(gòu)的設(shè)計(jì)過程需要仔細(xì)考慮多個(gè)方面。電子設(shè)計(jì)自動(dòng)化(EDA)發(fā)揮著關(guān)鍵作用，從前端的架構(gòu)設(shè)計(jì)和性能仿真，到后端的物理設(shè)計(jì)和封裝設(shè)計(jì)。在設(shè)計(jì)階段，EDA工具促進(jìn)了各種Chiplet配置的仿真和探索，使設(shè)計(jì)人員能夠評估不同架構(gòu)選擇對性能、功耗和成本的潛在影響。
+ w6 w" j( e: m; _9 N" u
圖4展示了將現(xiàn)有設(shè)計(jì)分割成Chiplet并與第三方IP結(jié)合創(chuàng)建新芯片系統(tǒng)的過程，強(qiáng)調(diào)了互連和通信協(xié)議的重要性。

應(yīng)用前景與未來發(fā)展
8 D" Y  U$ e) c2 h展望未來，Chiplet技術(shù)特別適用于需要高性能和高效率的應(yīng)用，如大規(guī)模深度神經(jīng)網(wǎng)絡(luò)(DNN)加速器和大型語言模型(LLM)推理引擎。對于DNN加速器來說，該架構(gòu)能夠?qū)崿F(xiàn)大規(guī)模并行處理和Chiplet之間的快速數(shù)據(jù)傳輸，這對于處理當(dāng)代人工智能模型的計(jì)算需求非常重要。

2 M; t& F2 A7 r* ~1 B挑戰(zhàn)與解決方案
( A0 i0 W" h1 o9 @盡管取得了這些進(jìn)展，在優(yōu)化通信路徑以適應(yīng)不同工作負(fù)載和通信流量方面仍存在挑戰(zhàn)。未來的研究應(yīng)該集中在能夠?qū)崟r(shí)調(diào)整的自適應(yīng)通信協(xié)議上，確保系統(tǒng)響應(yīng)性并最小化延遲。隨著系統(tǒng)規(guī)模的擴(kuò)大，處理電源管理和維持通信層之間的數(shù)據(jù)完整性將變得更加重要。人工智能驅(qū)動(dòng)方法的集成為管理這些復(fù)雜性提供了很好的方案，實(shí)現(xiàn)通信策略的動(dòng)態(tài)優(yōu)化。
; l! l+ ^+ z( _8 ^' j$ B% r% x
' m- p  j/ z% p  b結(jié)論
半導(dǎo)體設(shè)計(jì)的演變代表著從傳統(tǒng)單片架構(gòu)向更靈活、更高效、更具可擴(kuò)展性解決方案的范式轉(zhuǎn)變。隨著業(yè)界繼續(xù)面臨傳統(tǒng)擴(kuò)展的挑戰(zhàn)，基于Chiplet的架構(gòu)為下一代計(jì)算系統(tǒng)提供了良好的解決方案。

5 Z/ m/ E; K( N; j參考文獻(xiàn)
4 J: I9 a* u. f" ?" Z) D9 _[1] S. Chen, H. Zhang, Z. Ling, J. Zhai, and B. Yu, "The Survey of Chiplet-based Integrated Architecture: An EDA perspective," in Proceedings of the 29th Asia and South Pacific Design Automation Conference (ASPDAC), Tokyo, Japan, Jan. 20-23, 2025, pp. 1-9.

' _" l/ w( V# A* P: U& bEND


軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

5 O! ]$ T7 _: R+ ~; p4 @9 G  t( [, B2 b歡迎轉(zhuǎn)載
$ x: Z+ H8 Q  w. x0 t2 p, {
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
9 ~4 I* T; N) L5 X
$ ?& m: ^0 {/ P% z$ X' b
6 U/ u5 Y2 N; c* U/ M: ]( r% Y6 g
' c  Z& T( D4 U9 R5 `+ f4 u' p
3 H$ b1 f: I. S
關(guān)注我們
! r9 T# W- f' K% s4 `, v
# U1 C' B" s" V: `3 Y: z* d

; X! N( |" r  P2 Z$ d5 k1 u

5 y& {5 G' I& u7 z

                     
5 n1 A$ R; W8 |6 z# i! M
( ]$ g9 B8 ~4 W3 f3 g9 g8 y" D
6 t3 X% k# b; n. ~2 x2 w& I+ _
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

0 S* t( j9 y( a8 `! Y, k4 thttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）