先進(jìn)半導(dǎo)體封裝的趨勢與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測依然正確。

1 b% P4 Y, y6 o# ~
- C( g7 }: z$ S驅(qū)動(dòng)因素和應(yīng)用
推動(dòng)半導(dǎo)體行業(yè)增長的幾個(gè)主要應(yīng)用包括：
! r$ r( u% }& @, j

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算
& F6 x& `4 f* E, m& j
這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
& ^/ L, ?/ P" j" S

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間



# Z7 Y. F. D/ g9 i6 |' Z( ^0 F圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

; R0 a% O- f8 W主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級(jí)封裝（FOWLP）
# [; q' l$ Y& d( x; W4 RFOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。
- T4 `1 s% c+ F) E  ~

圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面

0 h* m: F; n3 ~7 c# X8 e, {% I2. 使用中介層的2.5D集成
2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。
- t" w% @; k# S  Z

* G, d& x& u7 H7 I4 s5 d4 E' k& J圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成
" A7 b: n: {4 i5 `4 |# G0 L
3. 使用TSV的3D集成
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。
0 `6 }- l4 W2 ], T" U
4. Chiplet架構(gòu)
$ G+ ]$ ^6 f: S8 c6 RChiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。


0 o8 _! D* Z3 Z! I6 K0 n圖4：AMD和英特爾基于Chiplet的處理器示例
& R+ R0 }. m! C7 k3 l# u
3 F# k# v& ]5 `) o" Q7 |6 X5. 混合鍵合
- L5 L2 K7 K1 a( w) v0 ~; h* Q# w混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。

  [* T7 L& X3 @; I0 U* x; D圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較

關(guān)鍵封裝工藝
& a1 @; Z" s5 G- D+ H9 n9 `9 t幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
; ~$ H( m" V$ X) ]4 v% D1 R1. 晶圓凸點(diǎn)制作
% P# s% \$ k* V1 {: z; X晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：
; \3 u8 b2 C5 |

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）
$ \/ O, j% ?8 w$ R( M* ?* e

圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程

2. 芯片貼裝和互連
+ o1 N; e) \8 l+ Z將芯片連接到基板或其他芯片的方法包括：

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

3. 底填
& j$ U  S0 g& P: E底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
: H2 S. [$ \7 l! e4 j) j
3 |0 z$ I& V& E* P4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻

3 K% v; a) D. }# F7 D( A$ }5. 模塑
7 L1 o7 g, q7 ~模塑料封裝芯片和互連以提供保護(hù)。方法包括：
+ d2 B/ I2 L9 B$ n& F& k

傳遞模塑

壓縮模塑
7 e. q+ u" o/ X' T* d6 O
. i7 ]  u5 E/ n5 ^先進(jìn)封裝趨勢
  d4 d3 |) l. G8 f1. 更精細(xì)的互連間距
. W, m8 x2 I# l9 ^' S, s互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
  z( O2 m2 @1 j) N$ G翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
微凸點(diǎn)間距：最小20μm
混合鍵合間距：
# x! p7 D6 q  o  c8 ^0 G
/ k& V2 [2 @+ }/ z2. 面板級(jí)封裝
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。
+ v+ n% q# \# c6 Y& Q
9 M9 o8 Q, J; F2 p, b3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。
8 J; l2 h# V1 u
4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。

5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。
; O" y( J  h9 B" B* q) V; O, n/ _
3 z# Y3 \' p5 r( U) H% a0 q6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。
5 t0 v8 s, Z" g3 r. v( R3 _

可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：
3 Z4 ?- X6 p1 ~& s% I; l

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

需要先進(jìn)的建模和測試方法來預(yù)測和改善封裝可靠性。


圖7：與單片設(shè)計(jì)相比，Chiplet方法對芯片良率的影響
9 |% ]2 j  j0 Z! P6 o
: d3 y* _2 u2 _9 n; ]( _3 l# ?& w; v材料開發(fā)
新材料對實(shí)現(xiàn)先進(jìn)封裝很重要，包括：
$ O- K; W9 y/ z. \$ u. L+ g; P. i6 {" A

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
: T: U# |* |3 L( U) g
& S' Q2 @( e, E$ f

圖8：封裝材料介電損耗（Df）的路線圖

# I# b# R) E4 z: y! K; u
圖9：封裝材料介電常數(shù)（Dk）的路線圖
1 E4 x2 x( O; A; }
未來展望
2 ]) |( H0 P$ B) U/ X* P先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能

隨著封裝變得更加復(fù)雜并對整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
* D" H- {6 X, T  |! |

' _: b6 o* [6 z* f5 S結(jié)論
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。

0 I% K, w! L% X  Q/ X, i- t
. M3 t9 a8 `! W" m7 T; Z參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

1 |# J$ c: e' h3 _" J/ E

; g* c( t% `: r2 o; O" |- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請
# Y( ~4 W$ H7 x8 t+ j
7 c: m7 g6 t/ \! P歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！


' k9 s& r- T* |) B3 E
8 x% Z, N! n5 l. c0 X
; }1 e  o8 u8 D, f) R" L" W3 q) J
% g9 L6 ~( K' D! [# u1 u關(guān)注我們
3 i% Q, H: p  c9 l# l  C* J6 H

6 y7 y+ C9 v+ v  m: A

; G5 f* W* v+ G7 \4 C( Q4 Q

                     
% V. J9 @6 o* {% U$ Z3 B6 V

1 n: ^9 X& H0 b$ m8 L5 B# e) @
& k+ Q1 D8 I( h5 l+ r' N

# u3 Q" f, C5 f, j$ }/ ~
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
3 [0 [( Z& C% B
http://www.latitudeda.com/
5 `! c8 f1 P( }: D3 r& v（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）