【芯片設計】異步電路碎碎念（五）異步邏輯的幾個注意事項

倒序瀏覽 · 發(fā)表于 2024-9-2 12:02:00

UVM源碼計劃系列因為1X同學被分配了很繁重的工作，所以暫時先學到這，啥時候有閑暇時光了再繼續(xù)往下學。同時IC checklist的三篇也已經推送完成，本來交付系列還有一些備份但是內容還是沒打磨好，也日后再輸出吧�？偨Y下來最近就先專心更從RTL到GDS、異步邏輯以及開源項目閱覽三個系列好了，在過程中再插入其他一些零散的文章，等到其他幾個備份中的專題大概完成了再增加推送的系列吧。
本篇跟前文的內容有一定的重合，在行文中很多地方已經體現(xiàn)過了。不過既然已經寫到這里了就歸納一下吧�？偟膩碚f，異步邏輯處理中，注意事項大概有以下這些，總結并不全面歡迎大家補充。避免目的時鐘域再收斂即多比特信號進行同步時，如需要進行邏輯運算必須在源時鐘域完成組合邏輯并寄存處理，不能分別同步到目的時鐘域后再進行邏輯處理。這個老生常談了，每個比特在同步過程中收斂的時刻不同，有的在第2拍采到正確值，有的在3拍采樣到正確值，在目的時鐘域對多個同步信號進行組合邏輯的話，產生的結果可能與預期不一致導致整個邏輯的混亂與進一步傳播。同步器之間不能有任何組合邏輯同樣是老生常談的一個點，同步就干干凈凈的處理就對了，千萬別有組合邏輯，一是觸發(fā)器路徑延遲不同，高低電平傳播時間不一致，組合邏輯會有錯誤邏輯以及競爭冒險與毛刺，同時也增加了采樣的不穩(wěn)定區(qū)間。同源信號扇出多個觸發(fā)器的情況，需要先同步再復制同步后的信號典型的場景就是A -> B，A -> C，BC都在目的時鐘域，此時不要講同步器復制對A分別跨異步，而是要先將A同步到目的時鐘域后再驅動多個邏輯路徑。使用格雷碼跨異步，格雷碼必須是依次變化的比較典型的場景是計數器非整2的冪次計數翻轉，這過程中會有格雷碼多比特跳變的場景，不能使用格雷碼同步器。此外使用格雷碼同步器時，格雷碼必須打拍輸出，格雷碼多比特的走線延遲建議不要大于Tmin_cyc（min 源、目的時鐘周期），多比特之間的走線延遲差值盡可能的小。當異步電路存在反饋機制時，應當通過握手機制進行同步尤其是反饋時間不定，異步握手同步器是合理的處理方式。對連續(xù)數據的傳輸速度有要求，或者實在不知道怎么同步了，就用異步FIFOemmm上學時老師跟我們說的，如果實在不會了就用異步fifo進行同步吧，然后轉頭就花了一周來講異步fifo怎么設計。單比特信號跨異步時的維持時間要求這個我筆記上一直記的是：Tcapture + Tjitter + Tsetup + Thold + T損失含義分別是目的使用周期，目的時鐘最大抖動，目的時鐘建立時間，目的時鐘保持時間，傳輸損失。但是我一直有點不太理解，對于Tcapture + Tjitter + TThold這三個時間我覺得很清晰，要保證目的始終不漏采確實需要滿足，但是Tsetup為什么需要包含在其中呢，我自己感覺不加這個時間也不會導致漏采的吧，沒太想清楚。還有就是損失的這個時間應該如何計算，我也不太明白。因此，通常的做法是源脈沖信號大于Tcapture + 2ns（目的時鐘為高頻時鐘）或大于2Tcapture(目的時鐘為低頻）。同步器采樣點禁止動態(tài)門控異步傳輸中存在時序不確定性，因為不同信號的到達時間可能不同，或者在傳輸過程中可能發(fā)生抖動。因此，在異步傳輸的場景下，動態(tài)門控可能導致采樣點的不確定性，使得同步器采樣到的信號不準確，從而可能導致錯誤的數據處理。在芯片設計中，通常需要滿足一系列的時序約束，以確保數據在特定的時間窗口內到達目的地。動態(tài)門控可能導致時序約束無法滿足，因為它會引入不確定的延遲，從而影響同步器的采樣時刻。為了保證時序約束的滿足，同步器的采樣點通常會禁止動態(tài)門控，以確保在固定的時刻進行采樣。

系列文章入口——

【芯片設計】SoC 101（一）：緒論

【芯片設計】FIFO漫談（零）從無處不在的FIFO開始說起

【芯片設計】計算機體系結構（一）虛擬內存

【芯片設計】深入理解AMBA總線（零）緒論

【芯片設計】握手協(xié)議的介紹與時序說明

【芯片設計】復位那些小事 —— 復位消抖

【芯片設計】快速入門數字芯片設計（一）Introduction

【芯片驗證】UVM源碼計劃（零）下定決心讀源碼前的自測環(huán)節(jié)

【芯片設計】異步電路碎碎念（一）到底什么是異步電路

【芯片設計】從RTL到GDS（一）：Introduction

其他文章鏈接——

【芯片驗證】sva_assertion: 15道助力飛升的斷言練習