電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 23|回復(fù): 0
收起左側(cè)

鎖相環(huán) PLL 的組成和應(yīng)用

[復(fù)制鏈接]

478

主題

478

帖子

2427

積分

三級會員

Rank: 3Rank: 3

積分
2427
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-8-18 18:57:00 | 只看該作者 |只看大圖 回帖獎勵 |倒序?yàn)g覽 |閱讀模式
8 |& |2 F! v, S5 P& i
點(diǎn)擊上方名片關(guān)注了解更多
$ m  p' D+ Y3 ^6 h
" N- w5 N0 T7 _0 ~1 `" Q1 @% [2 i. g, W
鎖相環(huán)路,簡稱PLL,作用:可以鎖定相位,可以消除頻率誤差。
: n+ p* b. R; _5 A. P& o; |1、鎖相環(huán)路基本組成
2 x# l9 R8 D. m 3 n/ K# @- n7 V7 Q% q5 ^: l
鑒相器(PD):用以比較ui、uo相位,輸出反映相位誤差的電壓uD(t)。" E2 t; E# T' I5 e
環(huán)路濾波器(LF):用以濾除誤差信號中的高頻分量和噪聲,提高系統(tǒng)穩(wěn)定性。3 @2 Y8 k7 i# J$ z' H, a- V
壓控振蕩器(VCO):在uC(t)控制下輸出相應(yīng)頻率 fo。* [9 ?6 y  {5 @' p
若兩正弦信號頻率相等,則二者之相位差恒定;反之,只要保持其相位差恒定,即可使兩信號頻率相等。
) e" {- Z5 f5 X2 ^! o4 n1 H$ x0 { 9 @% }& h$ {8 Z$ M9 [/ V" Z
鎖相環(huán)路的基本工作原理:
, T4 p) i0 U5 C$ ]/ N( Y/ h8 I若wi ≠wo,則ui(t)和uo(t)之間產(chǎn)生相位變化 → uD(t) ,與瞬時誤差相位成正比→uc(t),濾除了高頻分量和噪聲→ wo ,去接近wi ;最終使 wi = wo ,相位誤差為常數(shù),環(huán)路鎖定,這時的相位誤差稱為剩余相位誤差或穩(wěn)態(tài)相位誤差。4 g% @: {! a$ M( c( t7 ^" N
2、鎖相環(huán)路的數(shù)學(xué)模型$ F. ?' U- V! N9 g. I
鑒相器的相位模型:- C+ D, L! \+ y$ U1 o, m9 K1 [

- n# x* D7 N& ~+ R4 O9 ~( I8 i: o模型為:2 t2 |! b2 J: P3 c

8 w7 u0 ~6 _* X! A壓控振蕩器的相位模型:
9 Z" C2 c/ E- m: U
/ Y0 W! r- a  [) t3 j3 U! T( [
( N# ?+ k5 t9 [; y' q' ]模型為:8 u8 ~! d+ ?( t) F1 l' F/ d
+ m* C8 Y6 I' z1 @
環(huán)路濾波器的電路模型:
' a1 o0 h6 {5 _, K1 }  ~
  b5 E/ v! W3 B9 g5 y模型為:+ r5 n7 P. P( X- x8 Z

# I3 h9 H3 c0 JPLL的相位模型和基本方程:
9 I) W2 K5 z, h! d% n- v / [1 j: h* M8 z0 E
上式是一個非線性微分方程,它完整地描述了環(huán)路的控制過程。6 v5 N5 o, g8 r" G. X
$ K1 e% D% L  {+ W% g9 @! e
# k+ |# Z+ P' V; K
鎖相環(huán)路(PLL)是一個傳遞相位的閉環(huán)系統(tǒng),只要研究它的相位數(shù)學(xué)模型或它的微分方程,即可獲得該系統(tǒng)的完整性能。. s: c" y0 Z+ u" g' [9 b* d& }8 N

) {- o% L0 Y% |) O3、鎖相環(huán)路的捕捉與跟蹤
' y2 n' i$ p/ m6 T) C4 B* c5 Z7 n ) }. e0 y+ ]' y6 ]) @! O- {. g: ^

2 K' e5 x2 F8 K4 V  d$ B* G4、 集成鎖相環(huán)路! {! m8 i5 O9 B4 }% x
通用型單片集成鎖相環(huán)路L562簡介:
8 W' W2 Z/ b( n為多功能單片集成PLL。內(nèi)部除有PD、VCO外,還有三個放大器和一個限幅器。工作頻率可達(dá)30MHz。6 T- _! h2 i( E; R! S0 Y# w
鑒相器(PD)采用雙差分對模擬相乘器電路,壓控振蕩器(VCO)采用射極耦合多諧振蕩器電路。限幅器用于限制鎖相環(huán)路的直流增益,以控制環(huán)路同步帶的大小。/ o* i7 i, P& {% A9 R/ Z( D3 |2 N
只需單電源供電,一般采用18V電源,最大電流14mA。輸入信號電壓最大值為3V。
: j) \2 s2 W* l; x) E8 T' q9 DL562內(nèi)部結(jié)構(gòu)與外引腳排列:
) ~) Y7 F; O$ d) }# G  v( b7 G' N1 { + c$ l% ~( X3 ]9 P2 T- k
L562內(nèi)部的射極耦合多諧VCO:
& D% ~, w) N! B; E $ ^; h0 N2 l3 L8 k6 c8 m* W
CMOS鎖相環(huán)路CD4046簡介:為數(shù)字PLL。內(nèi)有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內(nèi)部穩(wěn)壓器等。具有電源電壓范圍寬(5~15V)、功耗低、輸入阻抗高  等優(yōu)點(diǎn)。工作頻率0~1MHz。內(nèi)部VCO產(chǎn)生50%占空比的方波。輸出電平可與TTL電平或CMOS電平兼容。
4 A4 g  }, `2 I/ c1 c
$ }. Q- N1 {( d2 e3 |* D 7 ^( q6 N( g8 R( e# }# T* U% y1 f' X

' y/ Y  J4 o9 g
8 }0 G7 T0 Y& S# r6 \! Y- e8 {3 n/ e; @( m# S" X" L" F

3 z3 Q* w. U  n3 f3 A, i聲明:8 K; N: G8 ^3 }$ N5 `9 Y5 M* q' M
聲明:文章來源:面包板社區(qū)czd886分享。本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立,推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有,如有侵權(quán),聯(lián)系刪除。投稿/招聘/推廣/宣傳 請加微信:woniu26a推薦閱讀▼
/ [' u# R8 n  }5 D, K7 w. _- W電路設(shè)計-電路分析
5 X) y# a- ^7 D" Nemc相關(guān)文章. _4 Z$ w/ b, Y; K0 H% z
電子元器件
' i$ B' P% f5 y9 L* Y) N
后臺回復(fù)“加群”,管理員拉你加入同行技術(shù)交流群。
回復(fù)

使用道具 舉報

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表