電子產業(yè)一站式賦能平臺

PCB聯盟網

搜索
查看: 2456|回復: 1
收起左側

[PCB技術] Allegro在導入Logic原理圖網表文件時出現.SVA報錯的詳細解決辦法

[復制鏈接]

100

主題

1182

帖子

7680

積分

高級會員

Rank: 5Rank: 5

積分
7680
跳轉到指定樓層
樓主
發(fā)表于 2022-1-7 17:10:23 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
allegro在導入網表文件時或者運行軟件的時候出現如下截圖報錯,很多網友找不到解決方法,其實是可以根據下面?zhèn)z種方法去解決這個問題的。
第一種:
1、當在設計過程中出現這個問題或者是在剛打開這個某一些文件出現這個問題的時候,可以點擊菜單欄命令Tools--Database Check”進行文件檢測。
2、點擊之后彈出如下對畫框,將其中所有方框中的勾全部都勾選上。再點擊check 進行檢測即可。
第二種:
導致出現這個報錯的還有一種誘因,就是版本文件不同。這個版本文件不同是指的:假如當前文件版本是16.6版本設計的,但是又用17.x版本進行設計,也會導出出現這個報錯。所以在設計之前最好是檢查一下文件版本,然后再進行設計;蛘呤请娔X上的可以裝多個版本的Allegro軟件(安裝多個版本的方法可以在論壇上面搜索參考)這樣的話就可以很大程度上避免很多的一些沒必要的報錯。

回復

使用道具 舉報

0

主題

10

帖子

44

積分

一級會員

Rank: 1

積分
44
沙發(fā)
發(fā)表于 2022-1-8 16:26:49 | 只看該作者
好點評………………
回復 支持 反對

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯系客服 關注微信 下載APP 返回頂部 返回列表